Modelling Features of Microprocessor Architectures using Templates, Components and Driver-Code Generation Techniques (MaMA)
Project goals
Design and implementation of the model for unified description of the hardware architectures of the embedded systems to speed-up the software support of different existing and new microprocessors included in design of component oriented development toolswith high level of validation and incremental approach for adding of new features as a knowledge.The way to the solution should be a design of the object-oriented database used to model the abstract interface of the hardware and design of the transformation mechanism (programmable generator) used to transform the database knowledge to the components of various standards and complexity. The part of the generator design is a specification of the language used to describe the appropriate transformation.The model and the range of the abstraction will be verified by covering selected architectures (starting with 8 and 16 bit microcontrollers, via DSPs, PowerPCs to hybrid processors).
Keywords
component oriented designhardware abstraction layerunificationexpert knowledge systemsmicroprocessorsmicrocontrollersembedded systemstechnologiescodesigncode generationdevelopment toolsmodellingobject database
Public support
Provider
Academy of Sciences of the Czech Republic
Programme
The supprot of targeted research projects (National proramme of research)
Call for proposals
Podpora projektů cíleného výzkumu 2 (SAV02005-NC)
Main participants
—
Contest type
VS - Public tender
Contract ID
1QS109960517
Alternative language
Project name in Czech
Modelování vlastností mikroprocesorových architektur s použitím šablon, komponent a technik generování kódu ovladačů (MaMA)
Annotation in Czech
Návrh a vytvoření modelu sloužícího k unifikovanému popisu hardwarových architektur vestavěných systémů za účelem zrychlení a zefektivnění softwarové podpory stávajících i nových variant mikroprocesoru v rámci komponentně orientovaných vývojových nástrojů s vysokou úrovní validace a inkrementální rozšiřitelnosti znalosti nových vlastností.Prostředkem k dosažení cíle je návrh objektově orientované databáze modelující abstraktní rozhraní hardware a návrh transformačního prostředku (programovatelného generátoru) pro transformaci znalostí z databáze do komponent různých standardů a složitostí. Součástí návrhu generátoru bude i návrh jazyka sloužícího pro specifikaci požadované transformace.Funkčnost modelu a rozsah jeho abstrakce bude ověřen pokrytím vybraných architektur (na osmi a šestnáctibitových mikrokontrolérech, DSP, PowerPC a hybridních procesorech).
Scientific branches
R&D category
NV - Nonindustrial research (Applied research excluded Industrial research)
CEP classification - main branch
IN - Informatics
CEP - secondary branch
—
CEP - another secondary branch
—
10201 - Computer sciences, information science, bioinformathics (hardware development to be 2.2, social aspect to be 5.8)
Completed project evaluation
Provider evaluation
U - Uspěl podle zadání (s publikovanými či patentovanými výsledky atd.)
Project results evaluation
It was designed universal model for architecture description of embedded microcontrollers (including internal peripherals) and it was designed a language which can describe a transformation of such data into the specific hardware abstract layer.
Solution timeline
Realization period - beginning
Jan 1, 2005
Realization period - end
Dec 31, 2007
Project status
U - Finished project
Latest support payment
Feb 28, 2007
Data delivery to CEP
Confidentiality
S - Úplné a pravdivé údaje o projektu nepodléhají ochraně podle zvláštních právních předpisů
Data delivery code
CEP08-AV0-1Q-U/02:2
Data delivery date
May 4, 2009
Finance
Total approved costs
3,353 thou. CZK
Public financial support
2,686 thou. CZK
Other public sources
0 thou. CZK
Non public and foreign sources
667 thou. CZK
Basic information
Recognised costs
3 353 CZK thou.
Public support
2 686 CZK thou.
80%
Provider
Academy of Sciences of the Czech Republic
CEP
IN - Informatics
Solution period
01. 01. 2005 - 31. 12. 2007