SCAlable LOw Power Embedded platformS
Public support
Provider
Ministry of Education, Youth and Sports
Programme
—
Call for proposals
—
Main participants
—
Contest type
RP - Co-financing of EC programme
Contract ID
19721/2010-321
Alternative language
Project name in Czech
SCAlable LOw Power Embedded platformS
Annotation in Czech
Projekt se zaměřuje na mezioborový vývoj technologie a nástrojů pro víceprocesorové architektury.Vývoj bude určován a ověřován na čtyřech různých oblastech použití: komunikační infrastruktura, průzkumné systémy, chytré mobilní terminály a stacionární kamerové systémy. Technologie bude vyvíjena se zaměřením na aplikační a programovací modely, skladatelnost (composability), spolehlivost, návrh predikovatelných systémů, správu zdrojů a nástrojů pro tyto nově vyvinuté systémy. Vyvíjené nástroje budou co možná nejvíce generické, vhodné pro více domén použití, ale též se budeme zabývat potřebami konkrétních aplikací. Projekt se zaměří na co možná největší rozvoj generických aspektů pomocí analýzy architektur budoucích víceúčelových (cross-domain) aplikací. The project will focus on one hand on cross-domain technology and tool developments for multi-core archictures. These developments will be driven by and proven for 4 different application domains: communication infrastructure, surveillance systems,
Scientific branches
R&D category
AP - Applied research
CEP classification - main branch
JC - Computer hardware and software
CEP - secondary branch
JA - Electronics and optoelectronics
CEP - another secondary branch
—
OECD FORD - equivalent branches <br>(according to the <a href="http://www.vyzkum.cz/storage/att/E6EF7938F0E854BAE520AC119FB22E8D/Prevodnik_oboru_Frascati.pdf">converter</a>)
20201 - Electrical and electronic engineering<br>20206 - Computer hardware and architecture
Completed project evaluation
Provider evaluation
U - Uspěl podle zadání (s publikovanými či patentovanými výsledky atd.)
Project results evaluation
UTIA was in the course of the project focused on solving options for management and planning of ressource manager in multiprocesor embedded systems. Main output of the project is the implementation of ressource manager for multiprocesor system UTIA DSP implemented on FPGA platform. Some of the methods for the reduction of consumption has been integrated.
Solution timeline
Realization period - beginning
Jan 1, 2009
Realization period - end
Dec 31, 2011
Project status
U - Finished project
Latest support payment
Mar 14, 2011
Data delivery to CEP
Confidentiality
S - Úplné a pravdivé údaje o projektu nepodléhají ochraně podle zvláštních právních předpisů
Data delivery code
CEP12-MSM-7H-U/01:1
Data delivery date
Jul 3, 2012
Finance
Total approved costs
12,319 thou. CZK
Public financial support
11,928 thou. CZK
Other public sources
0 thou. CZK
Non public and foreign sources
1,856 thou. CZK