SCAlable LOw Power Embedded platformS
Public support
Provider
Ministry of Education, Youth and Sports
Programme
—
Call for proposals
—
Main participants
—
Contest type
RP - Co-financing of EC programme
Contract ID
19721/2010-321
Alternative language
Project name in Czech
SCAlable LOw Power Embedded platformS
Annotation in Czech
Projekt se soustředí na mezioborové technologie a vývoj nástrojů pro architekturu s více jádry. Tento vývoj bude motivován a ověřován na 4 různých aplikačních oblastech: komunikační infrastruktura, dohlížecí systémy, inteligentní mobilní terminály a stacionární video systémy. Vývoj technologie bude zaměřen na aplikační a programové modely, na nezávislost, spolehlivost, predikovatelný systémový návrh, na správu zdrojů a na nástroje podporující tento vývoj. V pokud možno co největší míře se bude pracovatna obecně použitelných mezioborových nástrojích ale budou zahrnuty i doplňky pro konkrétní aplikaci. Projekt se zaměří na zvýraznění obecných aspektů, a to tak, že budou hledány mezioborové referenční platformy budoucnosti. The project will focus on cross-domain technology and tool developments for multi-core architectures. These developments will be driven by and proven for 4 different application domains: communication infrastructure, surveillance systems, smart mobile terminals and stationary vi
Scientific branches
R&D category
AP - Applied research
CEP classification - main branch
JC - Computer hardware and software
CEP - secondary branch
JA - Electronics and optoelectronics
CEP - another secondary branch
—
OECD FORD - equivalent branches <br>(according to the <a href="http://www.vyzkum.cz/storage/att/E6EF7938F0E854BAE520AC119FB22E8D/Prevodnik_oboru_Frascati.pdf">converter</a>)
20201 - Electrical and electronic engineering<br>20206 - Computer hardware and architecture
Completed project evaluation
Provider evaluation
U - Uspěl podle zadání (s publikovanými či patentovanými výsledky atd.)
Project results evaluation
Result of the participation of company ASICentrum on the project was new low-power design methodology. The recommended improvements include among others ad-hoc changes, low-power synthesis, FSM optimisation, MAC, barrel shifter and ROM/RAM optimisation.This methodology results in approximately 20% power reduction as verified on real integrated circuit. This project was highly successful.
Solution timeline
Realization period - beginning
Jan 1, 2009
Realization period - end
Dec 31, 2010
Project status
U - Finished project
Latest support payment
Nov 2, 2010
Data delivery to CEP
Confidentiality
S - Úplné a pravdivé údaje o projektu nepodléhají ochraně podle zvláštních právních předpisů
Data delivery code
CEP11-MSM-7H-U/02:2
Data delivery date
Aug 19, 2011
Finance
Total approved costs
12,509 thou. CZK
Public financial support
4,170 thou. CZK
Other public sources
0 thou. CZK
Non public and foreign sources
8,339 thou. CZK