Research and development of configurable embedded RISC V processors

Project name in Czech
Codasip - OP TAK Apl. I. - Výzkum a vývoj konfigurovatelných vestavěných procesorů typu RISC V
Annotation in Czech
Ambicí projektu je inovovat IP procesoru a metodologii návrhu procesorů prostřednictvím vlastních nástrojů EDA nové generace tak, aby procesory šly přizpůsobit pro řešení rozdělení škálování polovodičů. Cílem je pak vyvinout nástupce low-endových embedded RISC-V jader s lepší spotřebou, výkonem a velikostními parametry, možností konfigurovat, lepší modularitou, s pokročilými funkcemi jako vektorový engine včetně integrace bezpečnostních prvků. Obě varianty procesorů budou navrženy pomocí nové metodiky, která zkracuje vývojový cyklus a umožňuje pozdější optimalizace na straně zákazníka (sám zákazník provádí své optimalizace). Dále pak obě varianty budou navíc připraveny pro nasazení v odvětvích, která vyžadují Functional Safety&Security certifikaci. To znamená, že vyvinuté procesory budou moci být využity v automobilovém průmyslu či jiném odvětví, které tuto certifikaci vyžaduje. Jedná se konkrétně o standardy ISO 26262 a ISO SAE 21434.

R&D category
AP - Applied research
OECD FORD - main branch
20206 - Computer hardware and architecture
OECD FORD - secondary branch
—
OECD FORD - another secondary branch
—
CEP - equivalent branches <br>(according to the <a href="http://www.vyzkum.cz/storage/att/E6EF7938F0E854BAE520AC119FB22E8D/Prevodnik_oboru_Frascati.pdf">converter</a>)
JC - Computer hardware and software

Confidentiality
S - Úplné a pravdivé údaje o projektu nepodléhají ochraně podle zvláštních právních předpisů
Data delivery code
CEP25-MPO-EI-R
Data delivery date
Feb 20, 2025

Similar projects(10)