Computer modeling and synthesis of digital and mixed analog-digital systems
Public support
Provider
Czech Science Foundation
Programme
Standard projects
Call for proposals
Standardní projekty 8 (SGA02005GA-ST)
Main participants
—
Contest type
VS - Public tender
Contract ID
102/05/0732
Alternative language
Project name in Czech
Počítačové modelování a syntéza číslicových a smíšených analogově-číslicových systémů
Annotation in Czech
Podstatou projektu je propracování metodiky vytváření modelů číslicových a smíšených analogově-číslicových systémů s využitím moderních, především behaviorálních způsobů jejich popisu a s použitím návrhových systémů charakterizovaných přenositelností naúrovni jazyka HDL s možností následné syntézy číslicové části do obvodů PLD, FPGA a ASIC. Jako jedna z aplikací vytvořené metodiky bude zpracován model digitálního bezkabelového optického spoje, u něhož bude ověřena možnost vyšetřovat provozní vlastnostispoje jako je jeho chybovost v závislosti na proměnných atmosférických podmínkách. K praktickému ověření bude realizován vzorek spoje s testovacím zařízením pro rychlosti přenosu nad 100 Mb/s (Ethernet, ATM). Předpokládá se, že vytvořený model spoje dovolí po prověření správnosti jeho sestavení provádět také optimalizaci konfigurace spoje a parametrů jeho součástí. Závěry z této práce budou sloužit jednak v dalším vývoji optických spojovacích systémů, jednak jako vzor pro modelování dalších
Scientific branches
R&D category
ZV - Basic research
CEP classification - main branch
JA - Electronics and optoelectronics
CEP - secondary branch
—
CEP - another secondary branch
—
OECD FORD - equivalent branches <br>(according to the <a href="http://www.vyzkum.cz/storage/att/E6EF7938F0E854BAE520AC119FB22E8D/Prevodnik_oboru_Frascati.pdf">converter</a>)
20201 - Electrical and electronic engineering
Completed project evaluation
Provider evaluation
U - Uspěl podle zadání (s publikovanými či patentovanými výsledky atd.)
Project results evaluation
The main result of this project consists in elaboration of methods for creation digital and mixed analog-digital systems with the possibility to synthesize the digital part into PLD, FPGA, or ASIC devices. The design of physical model of measuring link t
Solution timeline
Realization period - beginning
Jan 1, 2005
Realization period - end
Dec 31, 2007
Project status
U - Finished project
Latest support payment
May 2, 2007
Data delivery to CEP
Confidentiality
S - Úplné a pravdivé údaje o projektu nepodléhají ochraně podle zvláštních právních předpisů
Data delivery code
CEP08-GA0-GA-U/04:3
Data delivery date
Dec 16, 2008
Finance
Total approved costs
1,641 thou. CZK
Public financial support
1,641 thou. CZK
Other public sources
0 thou. CZK
Non public and foreign sources
0 thou. CZK