The Altera development kit
The result's identifiers
Result code in IS VaVaI
<a href="https://www.isvavai.cz/riv?ss=detail&h=RIV%2F00216275%3A25530%2F14%3A39898474" target="_blank" >RIV/00216275:25530/14:39898474 - isvavai.cz</a>
Result on the web
—
DOI - Digital Object Identifier
—
Alternative languages
Result language
čeština
Original language name
Vývojový kit s FPGA Altera
Original language description
Vývojový kit s FPGA Altera je postaven na hradlovém poli řady Cyclone II, typ EP2C35F672C8. Vývojový kit je napájen stabilizovaným stejnosměrným napětím v rozsahu 7-15V. Proudové zatížení napájenícho zdroje minimálně 1A. Jádro a periférie vývojového kituje napájeno pomocí dvou DC-DC měničů pro napájení periférií (+5 V a +3.3 V) a jednoho lineárního stabilizátoru pro napětí jádra FPGA (+1.2 V). Hradlové pole je možné programovat pomocí JTAG programátoru nebo programátoru EPCS paměti. Jako funkční vstupy/výstupy má vývojový kit k dispozici celkem 4x8 datových vývodů + 8xzem. Vstupů od uživatele má vývojový kit celkem osm - čtyři vstupy jako přepínače a čtyři vstupy jako tlačítka. Pro plnohodnotné zobrazení výstupní informace z FPGA je k dispozici LCD displej 2x16 znaků. Alternativou k zobrazení výstupní informace může být sada čtyř sedmisegmentových displejů ovládaných přes posuvný registr CD4094. Pro připojení k počítačové síti má vývojový kit přidán ethernetový převodník. Dále je na D
Czech name
Vývojový kit s FPGA Altera
Czech description
Vývojový kit s FPGA Altera je postaven na hradlovém poli řady Cyclone II, typ EP2C35F672C8. Vývojový kit je napájen stabilizovaným stejnosměrným napětím v rozsahu 7-15V. Proudové zatížení napájenícho zdroje minimálně 1A. Jádro a periférie vývojového kituje napájeno pomocí dvou DC-DC měničů pro napájení periférií (+5 V a +3.3 V) a jednoho lineárního stabilizátoru pro napětí jádra FPGA (+1.2 V). Hradlové pole je možné programovat pomocí JTAG programátoru nebo programátoru EPCS paměti. Jako funkční vstupy/výstupy má vývojový kit k dispozici celkem 4x8 datových vývodů + 8xzem. Vstupů od uživatele má vývojový kit celkem osm - čtyři vstupy jako přepínače a čtyři vstupy jako tlačítka. Pro plnohodnotné zobrazení výstupní informace z FPGA je k dispozici LCD displej 2x16 znaků. Alternativou k zobrazení výstupní informace může být sada čtyř sedmisegmentových displejů ovládaných přes posuvný registr CD4094. Pro připojení k počítačové síti má vývojový kit přidán ethernetový převodník. Dále je na D
Classification
Type
G<sub>funk</sub> - Functional sample
CEP classification
JA - Electronics and optoelectronics
OECD FORD branch
—
Result continuities
Project
—
Continuities
S - Specificky vyzkum na vysokych skolach
Others
Publication year
2014
Confidentiality
S - Úplné a pravdivé údaje o projektu nepodléhají ochraně podle zvláštních právních předpisů
Data specific for result type
Internal product ID
VK
Numerical identification
—
Technical parameters
FPGA Altera - Cyclone II EP2C35F672C8, Etehernet, SDRAM, SRAM, 16x2 LCD displej, 4xsedmisegmentový LCD displej
Economical parameters
nejsou stanoveny
Application category by cost
—
Owner IČO
00216275
Owner name
Univerzita Pardubice
Owner country
CZ - CZECH REPUBLIC
Usage type
P - Využití výsledku jiným subjektem je v některých případech možné bez nabytí licence
Licence fee requirement
Z - Poskytovatel licence na výsledek nepožaduje v některých případech licenční poplatek
Web page
—