Pipelined LFSR Counters

Result code in IS VaVaI

<a href="https://www.isvavai.cz/riv?ss=detail&h=RIV%2F00216305%3A26220%2F04%3APU41857" target="_blank" >RIV/00216305:26220/04:PU41857 - isvavai.cz</a>

Result on the web

—

DOI - Digital Object Identifier

—

Result language

angličtina

Original language name

Pipelined LFSR Counters

Original language description

Fast LFSR counter modifications with the cycle length different than the basic one suitable for implementation in FPGA devices are suggested. Example of VHDL code for 15-bit full cycle counter is given.

Czech name

Čítače LFSR s pipeliningem

Czech description

Jsou navrženy rychlé modifikace čítače LFSR s délkou cyklu odlišnou než je základní délka, vhodné pro implementaci do obvodů FPGA. Uveden je příklad kódu VHDL pro 15bitový čítač s úplným cyklem.

Type

D - Article in proceedings

CEP classification

JA - Electronics and optoelectronics

OECD FORD branch

—

Project

—

Continuities

Z - Vyzkumny zamer (s odkazem do CEZ)

Publication year

2004

Confidentiality

S - Úplné a pravdivé údaje o projektu nepodléhají ochraně podle zvláštních právních předpisů

Article name in the collection

Radioelektronika 2004, Conference Proceedings

ISBN

80-227-2017-8

ISSN

—

e-ISSN

—

Number of pages

4

Pages from-to

335-338

Publisher name

NEUVEDEN

Place of publication

Bratislava

Event location

Bratislava

Event date

Apr 27, 2004

Type of event by nationality

CST - Celostátní akce

UT code for WoS article

—