All

What are you looking for?

All
Projects
Results
Organizations

Quick search

  • Projects supported by TA ČR
  • Excellent projects
  • Projects with the highest public support
  • Current projects

Smart search

  • That is how I find a specific +word
  • That is how I leave the -word out of the results
  • “That is how I can find the whole phrase”

FPGA Implementation of an SDDR Core for Radio Transceiver

The result's identifiers

  • Result code in IS VaVaI

    <a href="https://www.isvavai.cz/riv?ss=detail&h=RIV%2F00216305%3A26220%2F06%3APU68174" target="_blank" >RIV/00216305:26220/06:PU68174 - isvavai.cz</a>

  • Result on the web

  • DOI - Digital Object Identifier

Alternative languages

  • Result language

    angličtina

  • Original language name

    FPGA Implementation of an SDDR Core for Radio Transceiver

  • Original language description

    Today?s technology and efficiency of the hardware components intended for the digital signal processing offers a great potential to revolutionize the way how radio transceivers are designed. The potential to create the IF sampled software defined digitalradio (SDDR) cores for the traditional analog systems, as well as for the modern digital communication transceivers utilizing digital techniques of modulation, algorithms of the adaptation, synchronization, and decoding, completely in the digital domain. This work offers a prototype of such SDDR core for the radio?data modem implemented mainly in an FPGA. The design itself was preceded by a complete simulation in MATLAB?Simulink.

  • Czech name

    FPGA implementace jádra SDDR pro rádiový transceiver

  • Czech description

    Dnešní technologie a použití výkonných nástrojů pro zpracování signálu umožňují modernizaci návrhu rádiových transceiverů. Modernizaci ve smyslu návrhu softwarově definovaného řešení se vzorkováním mezifrekvenčního signálu jak pro klasické analogové systémy, tak i pro moderní digitální komunikační systémy vyžadující digitální techniky modulací, adaptačních algoritmů, metody synchronizace a dekódování datového signálu kompletně v číslicové doméně. Tento článek popisuje návrh možného prototypového řešeníjádra softwarově definovaného digitálního rádio pro radiový datový modem s využitím obvodu FPGA. Samotnému návrhu systému předcházel návrh simulace v prostředí MATLAB Simulink.

Classification

  • Type

    D - Article in proceedings

  • CEP classification

    JA - Electronics and optoelectronics

  • OECD FORD branch

Result continuities

  • Project

  • Continuities

    Z - Vyzkumny zamer (s odkazem do CEZ)

Others

  • Publication year

    2006

  • Confidentiality

    S - Úplné a pravdivé údaje o projektu nepodléhají ochraně podle zvláštních právních předpisů

Data specific for result type

  • Article name in the collection

    Proceedings of the 12th Conference STUDENT EEICT 2006, Volume 2

  • ISBN

    80-214-3161-X

  • ISSN

  • e-ISSN

  • Number of pages

    3

  • Pages from-to

    14-16

  • Publisher name

    Ing. Zdeněk Novotný CSc., Ondráčkova 105, Brno

  • Place of publication

    VUT BRNO

  • Event location

    Brno

  • Event date

    Apr 27, 2006

  • Type of event by nationality

    CST - Celostátní akce

  • UT code for WoS article