Verilog and its use in digital systems modeling and synthesis

Result code in IS VaVaI

<a href="https://www.isvavai.cz/riv?ss=detail&h=RIV%2F00216305%3A26220%2F12%3APU100481" target="_blank" >RIV/00216305:26220/12:PU100481 - isvavai.cz</a>

Alternative codes found

RIV/00216305:26220/16:PU120735

Result on the web

—

DOI - Digital Object Identifier

—

Result language

čeština

Original language name

Jazyk Verilog a jeho užití při modelování a syntéze číslicových systémů

Original language description

Kniha je zaměřena na výklad syntaxe jazyka Verilog a na jeho použití při modelování a syntéze číslicových systémů s předpokladem jejich implementace do obvodů PLD a FPGA. Stručně je také zmíněna problematika verifikace konstrukcí. Přibližně polovina rozsahu knihy je věnována příkladům konstrukcí modelů základních číslicových subsystémů - kombinačních obvodů (převodníků kódů, aritmetických obvodů), čítačů, stavových automatů, včetně odpovídajících zkušebních jednotek. Dále jsou uvedeny příklady modelů paměťových subsystémů, které jsou doplněny dokumentací výsledků implementace. V závěrečné kapitole je nastíněn výhled do blízké budoucnosti, kdy se předpokládá přechod k jazyku SystemVerilog.

Czech name

Jazyk Verilog a jeho užití při modelování a syntéze číslicových systémů

Czech description

Kniha je zaměřena na výklad syntaxe jazyka Verilog a na jeho použití při modelování a syntéze číslicových systémů s předpokladem jejich implementace do obvodů PLD a FPGA. Stručně je také zmíněna problematika verifikace konstrukcí. Přibližně polovina rozsahu knihy je věnována příkladům konstrukcí modelů základních číslicových subsystémů - kombinačních obvodů (převodníků kódů, aritmetických obvodů), čítačů, stavových automatů, včetně odpovídajících zkušebních jednotek. Dále jsou uvedeny příklady modelů paměťových subsystémů, které jsou doplněny dokumentací výsledků implementace. V závěrečné kapitole je nastíněn výhled do blízké budoucnosti, kdy se předpokládá přechod k jazyku SystemVerilog.

Type

B - Specialist book

CEP classification

JA - Electronics and optoelectronics

OECD FORD branch

—

Project

<a href="/en/project/EE2.3.09.0092" target="_blank" >EE2.3.09.0092: Communication systems for emerging frequency bands</a><br>

Continuities

P - Projekt vyzkumu a vyvoje financovany z verejnych zdroju (s odkazem do CEP)

Publication year

2012

Confidentiality

S - Úplné a pravdivé údaje o projektu nepodléhají ochraně podle zvláštních právních předpisů

ISBN

978-80-214-4516-1

Number of pages

162

Publisher name

VUTIUM

Place of publication

Brno

UT code for WoS book

—