ADC implemented in FPGA device
The result's identifiers
Result code in IS VaVaI
<a href="https://www.isvavai.cz/riv?ss=detail&h=RIV%2F00216305%3A26220%2F12%3APU98588" target="_blank" >RIV/00216305:26220/12:PU98588 - isvavai.cz</a>
Result on the web
—
DOI - Digital Object Identifier
—
Alternative languages
Result language
čeština
Original language name
Implementace analogově-digitálního převodníku na FPGA
Original language description
Programovatelné hradlové pole (Field Programmable Gate Array, FPGA) je integrovaný digitální obvod, do kterého můžeme implementovat požadovanou aplikaci. V tomto článku bude požadovaná aplikace ad převodník.
Czech name
Implementace analogově-digitálního převodníku na FPGA
Czech description
Programovatelné hradlové pole (Field Programmable Gate Array, FPGA) je integrovaný digitální obvod, do kterého můžeme implementovat požadovanou aplikaci. V tomto článku bude požadovaná aplikace ad převodník.
Classification
Type
J<sub>x</sub> - Unclassified - Peer-reviewed scientific article (Jimp, Jsc and Jost)
CEP classification
JA - Electronics and optoelectronics
OECD FORD branch
—
Result continuities
Project
<a href="/en/project/EE2.3.20.0007" target="_blank" >EE2.3.20.0007: Wireless communication teams</a><br>
Continuities
P - Projekt vyzkumu a vyvoje financovany z verejnych zdroju (s odkazem do CEP)<br>S - Specificky vyzkum na vysokych skolach
Others
Publication year
2012
Confidentiality
S - Úplné a pravdivé údaje o projektu nepodléhají ochraně podle zvláštních právních předpisů
Data specific for result type
Name of the periodical
Sdělovací technika
ISSN
0036-9942
e-ISSN
—
Volume of the periodical
2012
Issue of the periodical within the volume
05
Country of publishing house
CZ - CZECH REPUBLIC
Number of pages
3
Pages from-to
5-7
UT code for WoS article
—
EID of the result in the Scopus database
—