Testability analysis and improvements of a RTL digital circuit
The result's identifiers
Result code in IS VaVaI
<a href="https://www.isvavai.cz/riv?ss=detail&h=RIV%2F00216305%3A26230%2F03%3APU42612" target="_blank" >RIV/00216305:26230/03:PU42612 - isvavai.cz</a>
Result on the web
—
DOI - Digital Object Identifier
—
Alternative languages
Result language
čeština
Original language name
Analýza a zlepšení testovatelnosti RTL číslicového obvodu
Original language description
Příspěvek se věnuje blízkým tématům, problémům a pojmům souvisejícím s výzkumem v rámci mé disertační práce a používá jich k objasnění motivace a cílů tohoto výzkumu. Ten je zaměřen zejména na návrh efektivní metody analýzy testovatelnostiRTL číslicových obvodů a demonstraci jejího použití při automatizovaném návrhu pro snadnou testovatelnost s využitím techniky scan.
Czech name
Analýza a zlepšení testovatelnosti RTL číslicového obvodu
Czech description
—
Classification
Type
D - Article in proceedings
CEP classification
JC - Computer hardware and software
OECD FORD branch
—
Result continuities
Project
<a href="/en/project/GA102%2F01%2F1531" target="_blank" >GA102/01/1531: Formal approaches in digital circuit diagnostics - testable design verification</a><br>
Continuities
P - Projekt vyzkumu a vyvoje financovany z verejnych zdroju (s odkazem do CEP)
Others
Publication year
2003
Confidentiality
S - Úplné a pravdivé údaje o projektu nepodléhají ochraně podle zvláštních právních předpisů
Data specific for result type
Article name in the collection
Sborník příspěvků ze semináře Počítačové Architektury & Diagnostika
ISBN
80-214-2471-0
ISSN
—
e-ISSN
—
Number of pages
6
Pages from-to
24-29
Publisher name
Fakulta informačních technologií VUT v Brně
Place of publication
Brno
Event location
Zvíkovské Podhradí
Event date
Sep 24, 2003
Type of event by nationality
CST - Celostátní akce
UT code for WoS article
—