Speeding-up OAS and AAS Communication in Networking System on Chips

Result code in IS VaVaI

<a href="https://www.isvavai.cz/riv?ss=detail&h=RIV%2F00216305%3A26230%2F05%3APU55727" target="_blank" >RIV/00216305:26230/05:PU55727 - isvavai.cz</a>

Result on the web

—

DOI - Digital Object Identifier

—

Result language

angličtina

Original language name

Speeding-up OAS and AAS Communication in Networking System on Chips

Original language description

As chip multiprocessors are quickly penetrating new application areas in network and media processing, their interconnection architectures become a subject of optimization. Group communications are frequently used in many parallel algorithms and if theiroverhead is excessive, performance degrades rapidly with processor count. This paper deals with the design of a new application specific Bayesian Optimization Algorithm (BOA) and Standard Genetic Algorithm (SGA) that both produce almost optimal communiccation schedules for an arbitrary multiprocessor topology. We demonstrated the optimization process on hypercube and AMP topology using WH (Wormhole) switching.

Czech name

Speeding-up OAS and AAS Communication in Networking System on Chips

Czech description

Hledání optimálních multiprocesorových topologií je v&nbsp;současné době předmětem rozsáhlého akademického i komerčního výzkumu. Nejmodernější výpočetní systémy současné doby začínají využívat vícejádrových procesorů, grafické procesory množství paralelních výpočetních jednotek a specializované vestavěné systémy speciálně navržených multiprocesorových topologií. Jelikož výkonnost jednotlivých výpočetních uzlů je předem známa a množství výpočetní práce předem odhadnutelné, lze dalšího urychlení paralelníích algoritmů dosáhnout především kvalitním a systematickým návrhem komunikačních topologií.Tento článek je zaměřen na tvorbu aplikačně specifického Bayesovského Optimalizačního Algoritmu (BOA) a Standardního Genetického Algoritmu (SGA) jenž produkují téměř optimální komunikační plány pro libovolnou multiprocesorovou topologii. Optimalizační proces je demonstrován na topologii AMP a hyperkostka s využitím červího směrování

Type

D - Article in proceedings

CEP classification

JC - Computer hardware and software

OECD FORD branch

—

Project

<a href="/en/project/GA102%2F05%2F0467" target="_blank" >GA102/05/0467: Architectures of Embedded Systems Networks</a><br>

Continuities

P - Projekt vyzkumu a vyvoje financovany z verejnych zdroju (s odkazem do CEP)

Publication year

2005

Confidentiality

S - Úplné a pravdivé údaje o projektu nepodléhají ochraně podle zvláštních právních předpisů

Article name in the collection

Proc. of 8th IEEE Workshop on Design and Diagnostic of Electronic Circuits and Systems

ISBN

9639364487

ISSN

—

e-ISSN

—

Number of pages

4

Pages from-to

206-209

Publisher name

University of West Hungary

Place of publication

Sopron

Event location

Sopron

Event date

Apr 13, 2005

Type of event by nationality

WRD - Celosvětová akce

UT code for WoS article

—