On Lookup Table Cascade-Based Realizations of Arbiters
The result's identifiers
Result code in IS VaVaI
<a href="https://www.isvavai.cz/riv?ss=detail&h=RIV%2F00216305%3A26230%2F08%3APU76721" target="_blank" >RIV/00216305:26230/08:PU76721 - isvavai.cz</a>
Result on the web
—
DOI - Digital Object Identifier
—
Alternative languages
Result language
angličtina
Original language name
On Lookup Table Cascade-Based Realizations of Arbiters
Original language description
This paper presents a new algorithm of iterative decomposition for multiple-output Boolean functions with an embedded heuristics to order variables. The algorithm produces a cascade of look-up tables (LUTs) that implements the given function and simultaneously a sub-optimal Multi-Terminal Binary Decision Diagram (MTBDD). The LUT cascade can be used for pipelined processing on FPGAs with BRAMs or at a non-traditional synthesis of large combinational and sequential circuits. On the other hand, suboptimalMTBBDs can serve as prototypes for efficient firmware implementation, especially when a micro-programmed controller that firmware runs on supports multi-way branching. A novel technique is illustrated on practical examples of three types of arbiters. Itmay be quite useful as a more flexible alternative implementation of digital systems with increased testability and improved manufacturability.
Czech name
Realizace arbitrů pomocí LUT kaskád
Czech description
Článek prezentuje nový algoritmus iterativní dekompozice pro vícevýstupové Booleovské funkce s vestavěnou heuristikou pro uspořádání proměnných. Algoritmus vytváří kaskádu náhledových tabulek (Look-Up Table, LUT), která implementuje zadanou funkci a současně vytváří suboptimální vícekoncový binární rozhodovací diagram (Multi-Terminal Binary Decision Diagram, MTBDD). LUT kaskáda může být použita pro zřetězené zpracování pomocí programovatelných polí FPGA s blokovými paměťmi BRAM, nebo pronetradiční syntézu velkých kombinačních a sekvenčních obvodů. Naproti tomu mohou suboptimální diagramy MTBDD sloužit jako prototypy pro efektivní firmwarovou implementaci, zvláště pokud mikrokontrolér, na kterém běží firmware, podporuje vícecestné větvení. Nová technika je ilustrována na praktických příkladech třech typů arbitrů. Může být docela užitečná jako flexibilnější alternativa implementace
Classification
Type
D - Article in proceedings
CEP classification
JC - Computer hardware and software
OECD FORD branch
—
Result continuities
Project
Result was created during the realization of more than one project. More information in the Projects tab.
Continuities
Z - Vyzkumny zamer (s odkazem do CEZ)
Others
Publication year
2008
Confidentiality
S - Úplné a pravdivé údaje o projektu nepodléhají ochraně podle zvláštních právních předpisů
Data specific for result type
Article name in the collection
11th EUROMICRO Conference on Digital System Design DSD 2008
ISBN
978-0-7695-3277-6
ISSN
—
e-ISSN
—
Number of pages
8
Pages from-to
—
Publisher name
IEEE Computer Society
Place of publication
Parma
Event location
Parma
Event date
Sep 3, 2008
Type of event by nationality
WRD - Celosvětová akce
UT code for WoS article
—