The evolutionary techniques for digital circuits : acceleration and applications
The result's identifiers
Result code in IS VaVaI
<a href="https://www.isvavai.cz/riv?ss=detail&h=RIV%2F00216305%3A26230%2F10%3APU89669" target="_blank" >RIV/00216305:26230/10:PU89669 - isvavai.cz</a>
Result on the web
—
DOI - Digital Object Identifier
—
Alternative languages
Result language
čeština
Original language name
Využití a akcelerace evolučních technik pro návrh číslicových obvodů
Original language description
<div>V posledních letech bylo v řadě publikací ukázáno, že využitím evoluční technik při řešení konkrétního problému jsme schopni získat kvalitní a mnohdy inovativní výsledky.</div><div>Často skloňovaným nedostatkem evolučního přístupu je však problém škálovatelnosti, zejména problém škálovatelnosti evaluace, který znemožňuje efektivně řešit komplexní úlohy.</div><div>Ačkoliv nejvíce výsledků bylo dosaženo v oblasti návrhu číslicových obvodů, nebyl doposud publikován přístup umožňující pracovat s obvodyčítajícími více než cca 25 vstupů.</div><div>Článek popisuje strukturu disertační práce, která se zabývá návrhem technik umožňujících redukovat problém škálovatelnosti evaluace.</div><div>V oblasti návrhu kombinačních obvodů se podařilo spojením evolučních technik s metodami formální verifikace tento problém výrazně redukovat, navržený přístup je schopen manipulovat s obvody čítajícími desítky až
Czech name
Využití a akcelerace evolučních technik pro návrh číslicových obvodů
Czech description
<div>V posledních letech bylo v řadě publikací ukázáno, že využitím evoluční technik při řešení konkrétního problému jsme schopni získat kvalitní a mnohdy inovativní výsledky.</div><div>Často skloňovaným nedostatkem evolučního přístupu je však problém škálovatelnosti, zejména problém škálovatelnosti evaluace, který znemožňuje efektivně řešit komplexní úlohy.</div><div>Ačkoliv nejvíce výsledků bylo dosaženo v oblasti návrhu číslicových obvodů, nebyl doposud publikován přístup umožňující pracovat s obvodyčítajícími více než cca 25 vstupů.</div><div>Článek popisuje strukturu disertační práce, která se zabývá návrhem technik umožňujících redukovat problém škálovatelnosti evaluace.</div><div>V oblasti návrhu kombinačních obvodů se podařilo spojením evolučních technik s metodami formální verifikace tento problém výrazně redukovat, navržený přístup je schopen manipulovat s obvody čítajícími desítky až
Classification
Type
D - Article in proceedings
CEP classification
JC - Computer hardware and software
OECD FORD branch
—
Result continuities
Project
Result was created during the realization of more than one project. More information in the Projects tab.
Continuities
Z - Vyzkumny zamer (s odkazem do CEZ)<br>S - Specificky vyzkum na vysokych skolach
Others
Publication year
2010
Confidentiality
S - Úplné a pravdivé údaje o projektu nepodléhají ochraně podle zvláštních právních předpisů
Data specific for result type
Article name in the collection
Počítačové architektury a diagnostika 2010
ISBN
978-80-214-4140-8
ISSN
—
e-ISSN
—
Number of pages
6
Pages from-to
—
Publisher name
Fakulta informačních technologií VUT v Brně
Place of publication
Brno
Event location
Češkovice
Event date
Sep 13, 2010
Type of event by nationality
CST - Celostátní akce
UT code for WoS article
—