The use of functional verification for testing fault tolerance methodologies
The result's identifiers
Result code in IS VaVaI
<a href="https://www.isvavai.cz/riv?ss=detail&h=RIV%2F00216305%3A26230%2F15%3APU117066" target="_blank" >RIV/00216305:26230/15:PU117066 - isvavai.cz</a>
Result on the web
<a href="http://pad2015.fai.utb.cz/files/Sbornik_PAD_2015.pdf" target="_blank" >http://pad2015.fai.utb.cz/files/Sbornik_PAD_2015.pdf</a>
DOI - Digital Object Identifier
—
Alternative languages
Result language
čeština
Original language name
Využití funkční verifikace pro ověřování metodik pro zajištění odolnosti proti poruchám
Original language description
Náplní tohoto článku je představení práce zabývající se aplikací funkční verifikace pro testování metodik pro zajištění odolnosti proti poruchám v systémech založených na FPGA. Je zde představena problematika obvodů FPGA, vlivu poruch a možnosti jejich eliminace. Na základě těchto poznatků jsou formulovány cíle práce a návrh jejich dosažení. Uveden je také přehled dosažených výsledků při řešení této práce. Mezi ně patří experimentální elektromechanický systém, první verze platformy pro testování metodik pro zajištění odolnosti proti poruchám a zejména verifikační prostředí pro procesor běžící na FPGA, který bude tvořit jádro dalšího experimentálního systému. Dosavadní výzkumná práce je shrnuta v časopise Microprocessors and Microsystems.
Czech name
Využití funkční verifikace pro ověřování metodik pro zajištění odolnosti proti poruchám
Czech description
Náplní tohoto článku je představení práce zabývající se aplikací funkční verifikace pro testování metodik pro zajištění odolnosti proti poruchám v systémech založených na FPGA. Je zde představena problematika obvodů FPGA, vlivu poruch a možnosti jejich eliminace. Na základě těchto poznatků jsou formulovány cíle práce a návrh jejich dosažení. Uveden je také přehled dosažených výsledků při řešení této práce. Mezi ně patří experimentální elektromechanický systém, první verze platformy pro testování metodik pro zajištění odolnosti proti poruchám a zejména verifikační prostředí pro procesor běžící na FPGA, který bude tvořit jádro dalšího experimentálního systému. Dosavadní výzkumná práce je shrnuta v časopise Microprocessors and Microsystems.
Classification
Type
D - Article in proceedings
CEP classification
—
OECD FORD branch
20206 - Computer hardware and architecture
Result continuities
Project
—
Continuities
I - Institucionalni podpora na dlouhodoby koncepcni rozvoj vyzkumne organizace
Others
Publication year
2015
Confidentiality
S - Úplné a pravdivé údaje o projektu nepodléhají ochraně podle zvláštních právních předpisů
Data specific for result type
Article name in the collection
Počítačové architektury a diagnostika PAD 2015
ISBN
978-80-7454-522-1
ISSN
—
e-ISSN
—
Number of pages
6
Pages from-to
7-12
Publisher name
Univerzita Tomáše Bati ve Zlíně
Place of publication
Zlín
Event location
Zlín
Event date
Sep 2, 2015
Type of event by nationality
CST - Celostátní akce
UT code for WoS article
—