Comprehensive evaluation software module for FPGA, GPU, and PC platforms

Result code in IS VaVaI
<a href="https://www.isvavai.cz/riv?ss=detail&h=RIV%2F27688097%3A_____%2F22%3AN0000009" target="_blank" >RIV/27688097:_____/22:N0000009 - isvavai.cz</a>
Result on the web
—
DOI - Digital Object Identifier
—

Result language
čeština
Original language name
Ucelený modul vyhodnocovacího softwaru pro FPGA, GPU a PC
Original language description
Software pod názvem Perimeter se skládá ze softwarových a firmwarových modulů určených pro FPGA, CPU, GPU a procesor x86. Firmware pro FPGA zajišťuje řízení perimetrického systému, akvizici dat z AD převodníku, úpravu a korekci dat z hlediska dynamického rozsahu a rozlišení, korekce vad trasy a v případě potřeby decimaci informací s následným předzpracováním. Data jsou dále předávána jádrům ARM a GPU, které řeší následní zpracování a vyhodnocení zájmových událostí dle nastavených pravidel, zajišťující eliminaci rušivých povětrnostních vlivů a detailnější analýzu událostí. Výsledky jsou odesílány do nadřazených systémů nebo nastavovací a ladící aplikace vzniklé v rámci řešení projektu. Algoritmy pracující v FPGA používají jazyk VHDL a C. Algoritmy a řídící struktury pro PC a modul NVidia Jetson NX využívají jazyky Python, C, C++ a nástroje TensoFlow a cuDNN.
Czech name
Ucelený modul vyhodnocovacího softwaru pro FPGA, GPU a PC
Czech description
—

Project
<a href="/en/project/EG20_321%2F0024524" target="_blank" >EG20_321/0024524: Advanced algorithms for perimeter protection systems</a><br>
Continuities
P - Projekt vyzkumu a vyvoje financovany z verejnych zdroju (s odkazem do CEP)

Publication year
2022
Confidentiality
C - Předmět řešení projektu podléhá obchodnímu tajemství (§ 504 Občanského zákoníku), ale název projektu, cíle projektu a u ukončeného nebo zastaveného projektu zhodnocení výsledku řešení projektu (údaje P03, P04, P15, P19, P29, PN8) dodané do CEP, jsou upraveny tak, aby byly zveřejnitelné.

Internal product ID
Perimeter
Technical parameters
Kód je tvořen v jazyku VHDL, C, C++, Python pro FPGA AMD, jádra ARM A53 a A72, GPU Nvidia - Volta GPU a CPU x64. Software lze kompilovat i pro jiné platformy, jádra CPU, GPU, nebo FPGA. Datový tok mezi FPGA a CPU/GPU je zajištěn sběrnicí PCIe s propustností 2GB/s, který je následně zpracována GPU s podporou CPU. Výsledku jsou komunikovány rozhraním 1 Gbit Ethernetu. Telemetrická data nebo rozšiřující funkce jsou zajištěný rozhraním 10 Gbit SFP+.
Economical parameters
Primárním ekonomickým přínosem je zvýšení technologické soběstačnosti v oblasti akvizice, zpracování dat a posun ve vyhodnocení vznikajících událostí v oblasti perimetru, zvýšení přesnosti zachycené událostí a rozšíření spolupráce se společnostmi zaměřenými na bezpečnost a vyhodnocení vibrací v technologických celcích s následným zvýšením obratů společností podílející se na řešení projektu o 10%.
Owner IČO
27688097
Owner name
DFC Design, s.r.o.

Similar results(10)