All

What are you looking for?

All
Projects
Results
Organizations

Quick search

  • Projects supported by TA ČR
  • Excellent projects
  • Projects with the highest public support
  • Current projects

Smart search

  • That is how I find a specific +word
  • That is how I leave the -word out of the results
  • “That is how I can find the whole phrase”

DyRESPIN System

The result's identifiers

  • Result code in IS VaVaI

    <a href="https://www.isvavai.cz/riv?ss=detail&h=RIV%2F46747885%3A24220%2F08%3A%230001193" target="_blank" >RIV/46747885:24220/08:#0001193 - isvavai.cz</a>

  • Result on the web

  • DOI - Digital Object Identifier

Alternative languages

  • Result language

    angličtina

  • Original language name

    DyRESPIN System

  • Original language description

    DyRESPIN is the test system, which can test embedded cores of SoC circuits with using dynamic reconfiguration of FPGA. It consists of two scripts and user interface for starting of test. The first script investigates circuit structure and modifies founded flip-flops adding input multiplexer and connecting them to the chain. Those established files are function cores of a circuit. The second script arranges automatic inserting of reconfigurable module to the system generated by XPS. That enables reducingof process, which would takes to designer about several hours or days. User application is able to read the file with compressed data generated by program called COMPAS and to start up test onto the SoC circuit. Resulting response is compared with function simulative response. The application produces the testbench for function simulation.

  • Czech name

    Systém DyRESPIN

  • Czech description

    DyRESPIN je testovací systém umožňující testování vnořených jader SoC obvodu s využitím dynamické rekonfigurace FPGA. Skládá se ze dvou skriptů a uživatelského rozhraní sloužícího ke spuštění testu. První skript prozkoumává strukturu obvodu a modifikujenalezené klopné obvody tak, že k nim přidává vstupní multiplexor a spojuje je do řetězce. Takto vzniklé soubory jsou funkčními jádry obvodu. Druhý skript provádí automatizované vložení rekonfigurovatelného modulu do systému vygenerovaného v XPS. Toto umožňuje proces zkrátit na zlomek času, který by trval návrháři cca hodiny (i dny). Uživatelská aplikace je schopna načíst soubor s komprimovanými daty vygenerovanými programem COMPAS a následně pak spustí na SoC obvodu test. Výsledná odezva je porovnána sodezvou funkční simulace, pro kterou aplikace vytvoří testbench.

Classification

  • Type

    G<sub>funk</sub> - Functional sample

  • CEP classification

    JC - Computer hardware and software

  • OECD FORD branch

Result continuities

  • Project

    <a href="/en/project/1QS108040510" target="_blank" >1QS108040510: Technology for improving the testability of modern digital circuits</a><br>

  • Continuities

    P - Projekt vyzkumu a vyvoje financovany z verejnych zdroju (s odkazem do CEP)

Others

  • Publication year

    2008

  • Confidentiality

    S - Úplné a pravdivé údaje o projektu nepodléhají ochraně podle zvláštních právních předpisů

Data specific for result type

  • Internal product ID

    DyRESPIN

  • Numerical identification

  • Technical parameters

    FPGA Xilinx Virtex 4, PC s OS Windows XP a SW firmy Xilinx ISE 8.2 rozšířené o dynamickou rekonfiguraci

  • Economical parameters

    Zkrácení doby procesu vytvoření testovací struktury obvodu z několika hodin nebo dní systému na čipu na jednotky sekund. Zkrácení doby testu (dle složitosti obvodů) na zlomek doby testování jinými běžnými metodami.

  • Application category by cost

  • Owner IČO

    46747885

  • Owner name

    Technická univerzita v Liberci

  • Owner country

    CZ - CZECH REPUBLIC

  • Usage type

    P - Využití výsledku jiným subjektem je v některých případech možné bez nabytí licence

  • Licence fee requirement

    Z - Poskytovatel licence na výsledek nepožaduje v některých případech licenční poplatek

  • Web page