Multiprocessor Reconfigurable Design in FPGA Circuit
The result's identifiers
Result code in IS VaVaI
<a href="https://www.isvavai.cz/riv?ss=detail&h=RIV%2F46747885%3A24220%2F12%3A%230002017" target="_blank" >RIV/46747885:24220/12:#0002017 - isvavai.cz</a>
Result on the web
<a href="http://pad12.fit.cvut.cz/download/sbornik.pdf" target="_blank" >http://pad12.fit.cvut.cz/download/sbornik.pdf</a>
DOI - Digital Object Identifier
—
Alternative languages
Result language
čeština
Original language name
NÁVRH REKONFIGUROVATELNÉHO VÍCEPROCESOROVÉHO SYSTÉMU NA FPGA OBVODU
Original language description
ČLÁNEK SE ZABÝVÁ NÁVRHEM REKONFIGUROVATELNÉHO VÍCEPROCESOROVÉHO SYSTÉMU NA FPGA OBVODU
Czech name
NÁVRH REKONFIGUROVATELNÉHO VÍCEPROCESOROVÉHO SYSTÉMU NA FPGA OBVODU
Czech description
ČLÁNEK SE ZABÝVÁ NÁVRHEM REKONFIGUROVATELNÉHO VÍCEPROCESOROVÉHO SYSTÉMU NA FPGA OBVODU
Classification
Type
D - Article in proceedings
CEP classification
JC - Computer hardware and software
OECD FORD branch
—
Result continuities
Project
—
Continuities
S - Specificky vyzkum na vysokych skolach
Others
Publication year
2012
Confidentiality
S - Úplné a pravdivé údaje o projektu nepodléhají ochraně podle zvláštních právních předpisů
Data specific for result type
Article name in the collection
Počítačové architektury & diagnostika (PAD2012)
ISBN
978-80-01-05106-1
ISSN
—
e-ISSN
—
Number of pages
5
Pages from-to
85-90
Publisher name
Česká technika - nakladatelství ČVUT Thákurova 1, 160 41 Praha 6
Place of publication
Praha
Event location
Milovy, Czech Republic
Event date
Sep 10, 2012
Type of event by nationality
EUR - Evropská akce
UT code for WoS article
—