Reconfigurable Multiprocessor System on FPGA
The result's identifiers
Result code in IS VaVaI
<a href="https://www.isvavai.cz/riv?ss=detail&h=RIV%2F46747885%3A24220%2F13%3A%230002864" target="_blank" >RIV/46747885:24220/13:#0002864 - isvavai.cz</a>
Result on the web
—
DOI - Digital Object Identifier
—
Alternative languages
Result language
čeština
Original language name
Víceprocesorový rekonfigurovatelný systém na obvodu FPGA
Original language description
Tento článek se zabývá víceprocesorovým rekonfigurovatelným systémem na obvodu FPGA
Czech name
Víceprocesorový rekonfigurovatelný systém na obvodu FPGA
Czech description
Tento článek se zabývá víceprocesorovým rekonfigurovatelným systémem na obvodu FPGA
Classification
Type
D - Article in proceedings
CEP classification
JC - Computer hardware and software
OECD FORD branch
—
Result continuities
Project
<a href="/en/project/LD13019" target="_blank" >LD13019: Improvement in Reliability of Nano-scale circuits</a><br>
Continuities
P - Projekt vyzkumu a vyvoje financovany z verejnych zdroju (s odkazem do CEP)<br>S - Specificky vyzkum na vysokych skolach
Others
Publication year
2013
Confidentiality
S - Úplné a pravdivé údaje o projektu nepodléhají ochraně podle zvláštních právních předpisů
Data specific for result type
Article name in the collection
Počítačové architektury & diagnostika (PAD)
ISBN
978-80-261-0270-0
ISSN
—
e-ISSN
—
Number of pages
6
Pages from-to
75-80
Publisher name
—
Place of publication
—
Event location
Klášter Teplá, Czech republic
Event date
Jan 1, 2013
Type of event by nationality
EUR - Evropská akce
UT code for WoS article
—