Design of FPGA firmware for data acquisition from ultra-fast analog-to-digital converter
The result's identifiers
Result code in IS VaVaI
<a href="https://www.isvavai.cz/riv?ss=detail&h=RIV%2F49777513%3A23220%2F23%3A43970402" target="_blank" >RIV/49777513:23220/23:43970402 - isvavai.cz</a>
Result on the web
—
DOI - Digital Object Identifier
—
Alternative languages
Result language
čeština
Original language name
Návrh FPGA firmwaru pro sběr dat z ultrarychlého analogově digitálního převodníku
Original language description
Moderní ultrarychlé převodníky vyžadují specializovaný návrh akvizičního systému pro sběr digitalizovaných dat. Tyto převodníky disponují standardním sériový datový výstupem JESD204, komunikující rychlostí až 16 Gbps. Zvládnutí této rychlosti vyžaduje použití FPGA se specializovanými periferiemi SerDes. Kromě toho návrh vyžaduje specializovaný přístup ke zpracování velmi velkých objemů dat a vysokokapacitní komunikační schopnosti.
Czech name
Návrh FPGA firmwaru pro sběr dat z ultrarychlého analogově digitálního převodníku
Czech description
Moderní ultrarychlé převodníky vyžadují specializovaný návrh akvizičního systému pro sběr digitalizovaných dat. Tyto převodníky disponují standardním sériový datový výstupem JESD204, komunikující rychlostí až 16 Gbps. Zvládnutí této rychlosti vyžaduje použití FPGA se specializovanými periferiemi SerDes. Kromě toho návrh vyžaduje specializovaný přístup ke zpracování velmi velkých objemů dat a vysokokapacitní komunikační schopnosti.
Classification
Type
O - Miscellaneous
CEP classification
—
OECD FORD branch
20201 - Electrical and electronic engineering
Result continuities
Project
—
Continuities
S - Specificky vyzkum na vysokych skolach
Others
Publication year
2023
Confidentiality
S - Úplné a pravdivé údaje o projektu nepodléhají ochraně podle zvláštních právních předpisů