The VHDL, and Verilog Support of Digital Circuit Design

Result code in IS VaVaI
<a href="https://www.isvavai.cz/riv?ss=detail&h=RIV%2F61989100%3A27240%2F01%3A00001087" target="_blank" >RIV/61989100:27240/01:00001087 - isvavai.cz</a>
Result on the web
—
DOI - Digital Object Identifier
—

Result language
čeština
Original language name
The VHDL, and Verilog Support of Digital Circuit Design
Original language description
Experimentální studie teoretických základů činnosti sekvenčních obvodů a jejich modelování pro účelu optimální syntézy v dané implementační technologii obsahuje výklad činnosti lineárního zpětnovazebního registru pro vznik pseudonáhodných vektorů vhodných například generování testovacích vektorů. Srovnáním modelů je sledován cíl nalezení vhodných postupů návrhu složitých sekvenčních obvodů a systémů.
Czech name
The VHDL, and Verilog Support of Digital Circuit Design
Czech description
—

Type
J<sub>x</sub> - Unclassified - Peer-reviewed scientific article (Jimp, Jsc and Jost)
CEP classification
JC - Computer hardware and software
OECD FORD branch
—

Project
<a href="/en/project/GA102%2F01%2F1531" target="_blank" >GA102/01/1531: Formal approaches in digital circuit diagnostics - testable design verification</a><br>
Continuities
P - Projekt vyzkumu a vyvoje financovany z verejnych zdroju (s odkazem do CEP)

Publication year
2001
Confidentiality
S - Úplné a pravdivé údaje o projektu nepodléhají ochraně podle zvláštních právních předpisů

Similar results(10)