Packet Filtering for FPGA-Based Routing Accelerator

Result code in IS VaVaI
<a href="https://www.isvavai.cz/riv?ss=detail&h=RIV%2F63839172%3A_____%2F06%3A00000283" target="_blank" >RIV/63839172:_____/06:00000283 - isvavai.cz</a>
Alternative codes found
RIV/00216224:14610/06:00015632
Result on the web
—
DOI - Digital Object Identifier
—

Result language
angličtina
Original language name
Packet Filtering for FPGA-Based Routing Accelerator
Original language description
In this paper, we present a novel approach for Binary Decision Diagram based semantically extended representation of packet filters called Filter Decision Diagrams (FDD), used for efficient filter processing and lookup in a hardware accelerator that usesa lookup engine employing CAM and comparison instructions kept in SRAM. We present the most important operations for FDDs and also give some complexity estimate. We also analyze and compare expressing power of the most commonly available packet filters.
Czech name
Filtrace paketů pro směrovací akcelerátor na bázi FPGA
Czech description
Článek popisuje nový přístup k reprezentaci paketových filtrů: filtrovací rozhodovací diagramy (filtering decision diagram, FDD). Tato reprezentace je založena na sémanticky rozšířených binárních rozhodovacích diagramech a použita pro efektivní zpracování filtrů v hardwarovém akcelerátoru, který používá CAM a porovnávací instrukce ke klasifikaci paketů. Jsou prezentovány základní operace nad FDD a složitostní odhady. Analyzujeme a porovnáváme vyjadřovací schopnosti běžných paketových filtrů.

Project
Result was created during the realization of more than one project. More information in the Projects tab.
Continuities
Z - Vyzkumny zamer (s odkazem do CEZ)

Publication year
2006
Confidentiality
S - Úplné a pravdivé údaje o projektu nepodléhají ochraně podle zvláštních právních předpisů

Similar results(10)