Architecture design for FPGA implementation of finite interval CMA

Result code in IS VaVaI
<a href="https://www.isvavai.cz/riv?ss=detail&h=RIV%2F67985556%3A_____%2F04%3A00106325" target="_blank" >RIV/67985556:_____/04:00106325 - isvavai.cz</a>
Result on the web
—
DOI - Digital Object Identifier
—

Result language
angličtina
Original language name
Architecture design for FPGA implementation of finite interval CMA
Original language description
In the paper, we present the architecture design of the Finite Interval Constant Modulus Algorithm (FI-CMA) for FPGA implementation. For floating point calculations required in the algorithm we use the library based on the Logarithmic Number System (LNS). In the design, the resource reuse and minimization of the total latency is emphasized.
Czech name
Návrh architektury pro FPGA implementaci blokového CMA algoritmu (Finite interval CMA)
Czech description
V článku je prezentován návrh architektury pro FPGA implementaci blokového CMA algoritmu. Pro výpočty v plovoucí řádové čárce, požadované v tomto algoritmu, byla použita aritmetická knihovna využívající logaritmickou číselnou soustavu. Návrh architekturyje optimalizován pro vícenásobné využití HW prostředků a minimalizaci celkové latence

Project
Result was created during the realization of more than one project. More information in the Projects tab.
Continuities
P - Projekt vyzkumu a vyvoje financovany z verejnych zdroju (s odkazem do CEP)<br>Z - Vyzkumny zamer (s odkazem do CEZ)

Publication year
2004
Confidentiality
S - Úplné a pravdivé údaje o projektu nepodléhají ochraně podle zvláštních právních předpisů

Article name in the collection
Proceedings of the 12th European Signal Processing Conference
ISBN
3-200-00165-8
ISSN
—
e-ISSN
—
Number of pages
4
Pages from-to
1-4
Publisher name
University of Technology
Place of publication
Vienna
Event location
Vienna
Event date
Sep 6, 2004
Type of event by nationality
EUR - Evropská akce
UT code for WoS article
—

Similar results(10)