Using logarithmic arithmetic to implement the Recursive Least Squares (QR) algorithm in FPGA

Result code in IS VaVaI
<a href="https://www.isvavai.cz/riv?ss=detail&h=RIV%2F67985556%3A_____%2F04%3A00106326" target="_blank" >RIV/67985556:_____/04:00106326 - isvavai.cz</a>
Result on the web
—
DOI - Digital Object Identifier
—

Result language
angličtina
Original language name
Using logarithmic arithmetic to implement the Recursive Least Squares (QR) algorithm in FPGA
Original language description
In this paper, an FPGA implementation of the QR update algorithm with Givens rotations using the High Speed Logarithmic Arithmetic (HSLA) library is outlined. An advantage of this approach is low latency and accurate computation (comparable with single-precision floating point) of the operations.
Czech name
Použití logaritmické aritmetiky pro implementaci výpočtu rekurzivních nejmenších čtverců v FPGA obvodu
Czech description
V článku je popsána FPGA implementace algoritmu pro QR aktualizaci pomocí Givensových rotací s použitím High Speed Logarithmic Arithmetic (HSLA) aritmetické knihovny. Výhodou tohoto způsobu implementace je malá latence výpočtu a dostatečná přesnost operací (srovnatelná s výpočty v plovoucí řádové čárce s jednoduchou přesností)

Project
Result was created during the realization of more than one project. More information in the Projects tab.
Continuities
P - Projekt vyzkumu a vyvoje financovany z verejnych zdroju (s odkazem do CEP)<br>Z - Vyzkumny zamer (s odkazem do CEZ)

Publication year
2004
Confidentiality
S - Úplné a pravdivé údaje o projektu nepodléhají ochraně podle zvláštních právních předpisů

Article name in the collection
Field-Programmable Logic and Applications. 14th International Conference FPL 2004. Proceedings
ISBN
3-540-22989-2
ISSN
—
e-ISSN
—
Number of pages
3
Pages from-to
1149-1151
Publisher name
Springer
Place of publication
Berlin
Event location
Antverp
Event date
Aug 30, 2004
Type of event by nationality
WRD - Celosvětová akce
UT code for WoS article
—

Result description