Design and verification methodology for reconfigurable designs in Atmel FPSLIC
The result's identifiers
Result code in IS VaVaI
<a href="https://www.isvavai.cz/riv?ss=detail&h=RIV%2F67985556%3A_____%2F06%3A00040204" target="_blank" >RIV/67985556:_____/06:00040204 - isvavai.cz</a>
Result on the web
—
DOI - Digital Object Identifier
—
Alternative languages
Result language
angličtina
Original language name
Design and verification methodology for reconfigurable designs in Atmel FPSLIC
Original language description
This paper describes a methodology and design flow for designs with dynamic reconfiguration in the DSP and control domain. The described design flow starts with a description an Matlab/Simulink that is converted to Handel-C and then compiled through VHDLto EDIF, and finally to FPGA configuration. The methodology and design flow are demonstrated on implementation examples with simple floating-point IP cores targetting the Atmel AT94K FPSLIC device.
Czech name
Metody návrhu a verifikace pro rekonfigurovatelné návrhy v obvodu Atmel FPSLIC
Czech description
Částečná dynamická rekonfigurace umožňuje zvyšovat funkční hustotu návrhu, což ale vede ke složitějším metodám návrhu. Tento článek popisuje metodologii a návrhový postup pro rekonfigurovatelná zapojení z oblasti zpracování signálů a řídící techniky. Popisovaný postup začíná popisem v prostředí Matlab/Simulink, který je převeden do Handel-C a pak přeložen do VHDL a EDIFu a konfigurační informace pro FPGA obvody. Postup je předveden na příkladech.
Classification
Type
D - Article in proceedings
CEP classification
JC - Computer hardware and software
OECD FORD branch
—
Result continuities
Project
<a href="/en/project/GA102%2F04%2F2137" target="_blank" >GA102/04/2137: Design of highly reliable control systems built on dynamically reconfigurable FPGAs.</a><br>
Continuities
Z - Vyzkumny zamer (s odkazem do CEZ)
Others
Publication year
2006
Confidentiality
S - Úplné a pravdivé údaje o projektu nepodléhají ochraně podle zvláštních právních předpisů
Data specific for result type
Article name in the collection
Proceedings of the 2006 IEEE Workshop on Design and Diagnostics of Electronic Circuits adn Systems
ISBN
1-4244-0184-4
ISSN
—
e-ISSN
—
Number of pages
2
Pages from-to
79-80
Publisher name
Czech Technical University
Place of publication
Prague
Event location
Prague
Event date
Apr 18, 2006
Type of event by nationality
WRD - Celosvětová akce
UT code for WoS article
—