Configuration System for a DSP/FPGA-Based Embedded Accelerator

Result code in IS VaVaI
<a href="https://www.isvavai.cz/riv?ss=detail&h=RIV%2F67985556%3A_____%2F07%3A00098562" target="_blank" >RIV/67985556:_____/07:00098562 - isvavai.cz</a>
Result on the web
—
DOI - Digital Object Identifier
—

Result language
angličtina
Original language name
Configuration System for a DSP/FPGA-Based Embedded Accelerator
Original language description
An embedded configuration engine for a DSP/FPGA based accelerator is considered. The engine is used to simplify configuration of the accelerator using ready-made functional blocks. A parser for Simulink models has been designed which generates scripts for the configuration engine as its output.
Czech name
Konfigurační systém pro vestavěný DSP/FPGA akcelerátor
Czech description
Článek se zabývá konfiguračním procesorem pro vestavný DSP/FPGA akcelerátor. Konfigurační procesor zjednodušuje, při použití předpřipravených funkčních bloků, konfiguraci akcelerátoru. Článek se zaměřuje především na parser Simulinkových modelů, jehož účelem je generovat z těchto modelů skripty pro konfigurační procesor.

Project
<a href="/en/project/1ET400750408" target="_blank" >1ET400750408: Rapid prototyping tools for development of HW-accelerated embedded image- and video-processing applications</a><br>
Continuities
P - Projekt vyzkumu a vyvoje financovany z verejnych zdroju (s odkazem do CEP)<br>Z - Vyzkumny zamer (s odkazem do CEZ)

Publication year
2007
Confidentiality
S - Úplné a pravdivé údaje o projektu nepodléhají ochraně podle zvláštních právních předpisů

Similar results(10)