EdkDSP Accelerator IP Evaluation in Vivado 2014.4 Artix7 AC701 board

Result code in IS VaVaI
<a href="https://www.isvavai.cz/riv?ss=detail&h=RIV%2F67985556%3A_____%2F15%3A00451807" target="_blank" >RIV/67985556:_____/15:00451807 - isvavai.cz</a>
Result on the web
<a href="http://sp.utia.cz/index.php?ids=results&id=Utia_EdkDSP_Vivado_2014_4_AC701" target="_blank" >http://sp.utia.cz/index.php?ids=results&id=Utia_EdkDSP_Vivado_2014_4_AC701</a>
DOI - Digital Object Identifier
—

Result language
angličtina
Original language name
EdkDSP Accelerator IP Evaluation in Vivado 2014.4 Artix7 AC701 board
Original language description
This application note describes precompiled Vivado 2014.4 Artix7 designs with the floating point EdkDSP accelerators and examples. The evaluation MicroBlaze SoC design with the AXI-lite bus is based on the Xilinx BIST (build in self-test) provided by Xilinx for the Artix7 AC701 board and the Vivado 2014.4 design flow. The network HW controller is supporting 1Gbit/100Mbit/10Mbit standards with HW DMA and a SW stack based on the lwIP TCP/IP stack library v1.4.1 with Xilinx adapter v2.2. The implementationfollows guidelines described in the Xilinx application note XAPP1026. The MicroBlaze processor is controlling 5 EdkDSP floating point accelerators. Each accelerator is organised as 8xSIMD reconfigurable computing data path, controlled by a PicoBlaze6 controller. This evaluation package is provided by UTIA for the Xilinx AC701 board with the 28nm Artix7 xc7a200t-2 device. This application note explains how to install and use the demonstrator on Windows7, (32 or 64 bit) and the Xilinx AC7
Czech name
—
Czech description
—

Project
<a href="/en/project/7H14007" target="_blank" >7H14007: THINGS2DO - THIN but Great Silicon 2 Design Objects</a><br>
Continuities
I - Institucionalni podpora na dlouhodoby koncepcni rozvoj vyzkumne organizace

Publication year
2015
Confidentiality
S - Úplné a pravdivé údaje o projektu nepodléhají ochraně podle zvláštních právních předpisů

Internal product ID
Utia_EdkDSP_Vivado_2014_4_AC701
Numerical identification
—
Technical parameters
Demonstrátor umožňuje ověření funkce akcelerátorů výpočtu v plovoucí řádové čárce na ARTIX FPGA na desce AC701 s výkonem až 10 GFLOP/s.
Economical parameters
Ověření funkce akcelerátorů výpočtu v plovoucí řádové čárce na ARTIX FPGA spolu s 1 Gb ethernetem pro aplikace v internetu věcí.
Application category by cost
—
Owner IČO
67985556
Owner name
Ústav teorie informace a automatizace AV ČR, v.v
Owner country
CZ - CZECH REPUBLIC
Usage type
P - Využití výsledku jiným subjektem je v některých případech možné bez nabytí licence
Licence fee requirement
Z - Poskytovatel licence na výsledek nepožaduje v některých případech licenční poplatek
Web page
—

Similar results(10)