Compact Zynq System 2017.4 with SW-defined Floating-Point 8xSIMD EdkDSP Accelerator

Result code in IS VaVaI

<a href="https://www.isvavai.cz/riv?ss=detail&h=RIV%2F67985556%3A_____%2F18%3A00496948" target="_blank" >RIV/67985556:_____/18:00496948 - isvavai.cz</a>

Result on the web

<a href="http://sp.utia.cz/index.php?ids=results&id=TE0720_EdkDSP_2017_4_productive40" target="_blank" >http://sp.utia.cz/index.php?ids=results&id=TE0720_EdkDSP_2017_4_productive40</a>

DOI - Digital Object Identifier

—

Result language

angličtina

Original language name

Compact Zynq System 2017.4 with SW-defined Floating-Point 8xSIMD EdkDSP Accelerator

Original language description

This funkcional sample supports three Trenz Electronic Modules (TE0720-03-2IF, TE0720-03-1QF, TE0720-03-14S-1C) and two Trenz Electronic Carrier Boards (TE0703-05 and TE0706-02). The application note describes design of compact HW system based on Zynq all programmable 28nm chip with one or two Arm A9 processors and programmable logic area. System is optimised for Ethernet connected computing nodes serving for industrial automation, local data processing and data communication. The documented HW architecture is one of candidates for wider use within the ECSEL Productive 4.0 project for the edge computing node in the Industry 4.0 solutions.

Czech name

—

Czech description

—

Type

G_funk - Functional sample

CEP classification

—

OECD FORD branch

20206 - Computer hardware and architecture

Project

—

Continuities

R - Projekt Ramcoveho programu EK

Publication year

2018

Confidentiality

S - Úplné a pravdivé údaje o projektu nepodléhají ochraně podle zvláštních právních předpisů

Internal product ID

TE0720_EdkDSP_2017_4_productive40

Numerical identification

http://sp.utia.cz/results/TE0720_EdkDSP_2017_4_productive40/productive40_TE0720-2IF-1QF-14S_TE0703-05_TE0706-02_2017-4-1_2018_05_15.pdf

Technical parameters

Demonstrátor umožňuje akceleraci výpočtu pomocí EdkDSP akcelerátoru v obvodu Zynq ZC0720-2I, ZC0720-1Q nebo ZC0720-14s na základových deskách TE0703-5 nebo TE0706-2. Překladač pro EdkDSP akcelerátor je implementován jako uživatelská aplikace běžící na procesoru ARM přímo v obvodu Zynq. Demonstrátor podporuje také akceleraci výpočtů pomocí HW akcelerátorů generovaných Xilinx překladačem SDSoC 2017.4 z C/C++ funkcí.

Economical parameters

Demonstrátor na modulech Zynq ZC0720-2I, ZC0720-1Q nebo ZC0720-14s na základových deskách TE0703-5 nebo TE0706-2 podporuje také akceleraci výpočtů pomocí HW akcelerátorů generovaných Xilinx překladačem SDSoC 2017.4 z C/C++ funkcí. Paralelně lze provádět rekonfigurovatelné výpočty v plovoucí řádové čárce na akcelerátoru EdkDSP. Vzhledem k tomu, že překladač pro EdkDSP akcelerátor je implementován jako uživatelská aplikace procesoru ARM přímo v obvodu Zynq, lze adaptovat HW akcelerátor za běhu aplikace, a to ze zdrojového C kódu.

Application category by cost

—

Owner IČO

67985556

Owner name

Ústav teorie informace a automatizace AV ČR, v. v. i.

Owner country

CZ - CZECH REPUBLIC

Usage type

P - Využití výsledku jiným subjektem je v některých případech možné bez nabytí licence

Licence fee requirement

Z - Poskytovatel licence na výsledek nepožaduje v některých případech licenční poplatek

Web page

http://sp.utia.cz/index.php?ids=results&id=TE0720_EdkDSP_2017_4_productive40