DTRiMC tool for TE0820-03-4EV-1E module on TE0701-06 carrier board

Result code in IS VaVaI

<a href="https://www.isvavai.cz/riv?ss=detail&h=RIV%2F67985556%3A_____%2F21%3A00543794" target="_blank" >RIV/67985556:_____/21:00543794 - isvavai.cz</a>

Result on the web

<a href="http://sp.utia.cz/index.php?ids=results&id=2018_2_te0820_fp03x8_1x2_ila_DTRiMC_zu4ev" target="_blank" >http://sp.utia.cz/index.php?ids=results&id=2018_2_te0820_fp03x8_1x2_ila_DTRiMC_zu4ev</a>

DOI - Digital Object Identifier

—

Result language

angličtina

Original language name

DTRiMC tool for TE0820-03-4EV-1E module on TE0701-06 carrier board

Original language description

Evaluation package for the Design Time Resource integration of Model Composer DTRiMC tool. It serves for integration of 8xSIMD, FP03x8, floating-point, run-time-reconfigurable accelerators for Zynq Ultrascale+ TE0820-03-4EV-1E module on TEBF0820 carrier board. SW developer can program application without SDSoC 2018.2 compiler license. The standard g++ compiler and “make” can be also used in Win 10 PC or in Debian OS on Arm. The two serial connected FP03x8 accelerators and the HW data movers supporting data communication are represented for the SW developer as shared C++ library with simple SW API. The API is identical for several alternatives of HW data movers. The evaluation package provides several pre-compiled HW designs represented in form of SD-cards containing these designs and API interface for SW developer in form of shared Debian libraries for Arm host processor. The SW developer can program the Arm host application in standard gcc or g++ compiler and “make” can be used for compilation of host applications directly on the embedded Zynq Ultrascale+ ZU04-EV-1E based system.

Czech name

—

Czech description

—

Type

G_funk - Functional sample

CEP classification

—

OECD FORD branch

20206 - Computer hardware and architecture

Project

<a href="/en/project/8A18013" target="_blank" >8A18013: From the cloud to the edge - smart IntegraTion and OPtimization Technologies for highly efficient Image and VIdeo processing Systems</a><br>

Continuities

P - Projekt vyzkumu a vyvoje financovany z verejnych zdroju (s odkazem do CEP)

Publication year

2021

Confidentiality

S - Úplné a pravdivé údaje o projektu nepodléhají ochraně podle zvláštních právních předpisů

Internal product ID

TS82fp03x8_TE0701_DTRiMC_zu4ev

Numerical identification

2018_2_te0820_fp03x8_1x2_ila_DTRiMC_zu4ev

Technical parameters

SW balíček automatizuje instalaci systému se základovou deskou Trenz TE0701, s výpočetním modulem TE0820-03-4EV-1E, s jádrem Petalinux 2018.2 operačního systému a souborovým systémem Debian Stretch. Systém je navržen pro HW akceleraci výpočtů v plovoucí řádové čárce s jednoduchou přesností (FP32) na dvojici SIMD HW akcelerátorů programovatelných z ARM procesoru pomocí firmware. V případě násobení matic s rozměrem 64x64 je dosaženo výpočetního výkonu 5 GFLOP/s. Paralelně s těmito akcelerovanými výpočty systém podporuje zpracování HDMI video vstupu s rozlišením Full HD 60 FPS, zpracování videa pomocí DSP algoritmů nakompilovaných do podoby HW akcelerátorů pomocí Xilinx SDSoC 2018.2 překladače a grafický HDMI výstup zpracovaného videa se stejným rozlišením. Balíček obsahuje HW akcelerovaný algoritmus Sobel filter pro detekci hran v černobílém videu. DTRiMC SW balíček dovoluje konfiguraci pro tyto HW moduly firmy Trenz Electronics (Německo): TE0820-02-02EG-1E, TE0820-02-02EG-1E3, TE0820-02-02CG-1E, TE0820-02-03EG-1E, TE0820-02-03EG-1E3, TE0820-02-03CG-1E, TE0820-02-02EG-1EA, TE0820-02-02EG-1EL, TE0820-02-02CG-1EA, TE0820-02-03EG-1EA, TE0820-02-03EG-1EL, TE0820-02-03CG-1EA, TE0820-02-04CG-1EA, TE0820-03-04EV-1EA, TE0820-03-02CG-1EA, TE0820-03-02EG-1EA, TE0820-03-02EG-1EL, TE0820-03-03CG-1EA, TE0820-03-04CG-1EA, TE0820-03-03EG-1EA, TE0820-03-03EG-1EL, TE0820-03-2AI21FA, TE0820-03-2BE21FL, TE0820-03-3AI210A, TE0820-03-3BE21FA, TE0820-03-3BE21FL, TE0820-03-02CG-1ED, TE0820-03-2AE21FA, TE0820-03-2BE21FA, TE0820-03-3AE21FA, TE0820-03-3AI21FA, TE0820-03-4AE21FA, TE0820-03-4DE21FA, TE0820-03-4DI21FA.

Economical parameters

SW balíček DTRiMC slouží ke konfiguraci a kompilaci Linux systému s jádrem Petalinux 2018.2 operačního systému a souborovým systémem Debian Stretch na Zynq Ultrascale+. Systém dovoluje integraci dvou 8xSIMD HW akcelerátorů. Zařízení je implementováno na základové desce Trenz Electronic TE0701 a průmyslovém výpočetním modulu Trenz Electronic TE0820-03-4EV-1E s obvodem Zynq Ultrascale+ xczu4ev-sfvc784-1-e se čtyřmi jádry procesoru ARM A53. Systém podporuje HDMI video vstup s rozlišením Full HD 60 FPS, zpracování videa pomocí DSP algoritmů kompilovaných do podoby HW akcelerátorů pomocí Xilinx SDSoC 2018.2 překladače. Systém dále podporuje dva HDMI video výstupy s rozlišením Full HD 60 FPS pro výstup zpracovaného videa a pro zobrazení grafické uživatelské plochy systému Debian.

Application category by cost

—

Owner IČO

67985556

Owner name

Ústav teorie informace a automatizace AV ČR, v. v. i.

Owner country

CZ - CZECH REPUBLIC

Usage type

P - Využití výsledku jiným subjektem je v některých případech možné bez nabytí licence

Licence fee requirement

Z - Poskytovatel licence na výsledek nepožaduje v některých případech licenční poplatek

Web page

http://sp.utia.cz/index.php?ids=results&id=2018_2_te0820_fp03x8_1x2_ila_DTRiMC_zu4ev