A Logic Simulation for the Input Vectors Derivation of a Combinational Logic Circuit by HW

Result code in IS VaVaI
<a href="https://www.isvavai.cz/riv?ss=detail&h=RIV%2F68407700%3A21230%2F05%3A03109949" target="_blank" >RIV/68407700:21230/05:03109949 - isvavai.cz</a>
Result on the web
—
DOI - Digital Object Identifier
—

Result language
čeština
Original language name
Zpětná logická simulace pro odvození vstupních vektorů kombinačního obvodu pomocí HW
Original language description
Zpětná logická simulace, zpětné odvození vstupních vektorů kombinačního obvodu založené na znalosti výstupních vektorů pomocí HW. Simulační proces je popsán v jazyku VHDL.
Czech name
Zpětná logická simulace pro odvození vstupních vektorů kombinačního obvodu pomocí HW
Czech description
Zpětná logická simulace, zpětné odvození vstupních vektorů kombinačního obvodu založené na znalosti výstupních vektorů pomocí HW. Simulační proces je popsán v jazyku VHDL.

Project
<a href="/en/project/GA102%2F04%2F2137" target="_blank" >GA102/04/2137: Design of highly reliable control systems built on dynamically reconfigurable FPGAs.</a><br>
Continuities
Z - Vyzkumny zamer (s odkazem do CEZ)

Publication year
2005
Confidentiality
S - Úplné a pravdivé údaje o projektu nepodléhají ochraně podle zvláštních právních předpisů

Article name in the collection
Proceedings of XXVII International Autumn Colloquium
ISBN
80-86840-16-6
ISSN
—
e-ISSN
—
Number of pages
6
Pages from-to
215-220
Publisher name
MARQ
Place of publication
Ostrava
Event location
Přerov
Event date
Sep 6, 2005
Type of event by nationality
EUR - Evropská akce
UT code for WoS article
—

Similar results(10)