SHIFT-ADD Neural Architecture

Kód výsledku v IS VaVaI

<a href="https://www.isvavai.cz/riv?ss=detail&h=RIV%2F68407700%3A21230%2F99%3A03018897" target="_blank" >RIV/68407700:21230/99:03018897 - isvavai.cz</a>

Výsledek na webu

—

DOI - Digital Object Identifier

—

Jazyk výsledku

angličtina

Název v původním jazyce

SHIFT-ADD Neural Architecture

Popis výsledku v původním jazyce

This article is focused on implementation of artifical neural networks in hardware. The article presents an overview of the shift-add arithmetics based on the linearly approximated 2^x and log2x functions, implementation of the perceptron and RBF processing unit,and on-chip implementation.

Název v anglickém jazyce

SHIFT-ADD Neural Architecture

Popis výsledku anglicky

This article is focused on implementation of artifical neural networks in hardware. The article presents an overview of the shift-add arithmetics based on the linearly approximated 2^x and log2x functions, implementation of the perceptron and RBF processing unit,and on-chip implementation.

Druh

D - Stať ve sborníku

CEP obor

JC - Počítačový hardware a software

OECD FORD obor

—

Projekt

—

Návaznosti

Z - Vyzkumny zamer (s odkazem do CEZ)

Rok uplatnění

1999

Kód důvěrnosti údajů

S - Úplné a pravdivé údaje o projektu nepodléhají ochraně podle zvláštních právních předpisů

Název statě ve sborníku

Proceedings of ICECS'99

ISBN

0-7803-5682-9

ISSN

—

e-ISSN

—

Počet stran výsledku

4

Strana od-do

—

Název nakladatele

IEEE

Místo vydání

Piscataway, NJ

Místo konání akce

—

Datum konání akce

—

Typ akce podle státní příslušnosti

—

Kód UT WoS článku

—