Research of methods and tools for verification of embedded computer system fault tolerance
Project goals
Research of methods and tools for verification of embedded computer system fault tolerance. The goal of the project is to design and practically test the methods of fault tolerance verification, especially in the environment of control systems for highlyreliable and safe real-time control. Three mutually complementary approaches, namely fault injection, analytical computation of the reliability characteristics and formal verification, are considered. The fault injection will be implemented by software(SWIFI) and applied to the simulation model allowing to implement the function of the fault injector as one of several processes run in a pseudoparallel mode. For the analytical computation a method based on generalized Markov models will be used. Theformal verification will allow the specified properties of the system to be evaluated using its mathematical model and the efficiency of the methods used to be compared. From this comparison we can draw some conclusions concerning the applicability of
Keywords
Public support
Provider
Czech Science Foundation
Programme
Standard projects
Call for proposals
Standardní projekty 2 (SGA02003GA-ST)
Main participants
České vysoké učení technické v Praze / Fakulta elektrotechnická
Contest type
VS - Public tender
Contract ID
—
Alternative language
Project name in Czech
Výzkum metod a nástrojů pro verifikaci odolnosti vestavěných počítačových systémů proti poruchám
Annotation in Czech
Výzkum metod a nástrojů pro verifikaci odolnosti vestavěných počítačových systémů proti poruchám Cílem projektu je navrhnout a v praxi vyzkoušet metody ověřovaní odolnosti proti poruchám, zejména v prostředí řídicích systémů určených pro vysocespolehlivéa bezpečné řízení v reálném čase. Jsou uvažovány tři vzájemně se doplňující přístupy, a to injekce poruch, analytický výpočet spolehlivostních ukazatelů a formální verifikace. Injekce poruch bude realizována programově (SWIFI) a aplikována nasimulační model, který umožňuje realizovat funkci injektoru poruch jako jeden z několika procesů spouštěných pseudoparalelně. Pro analytický výpočet bude použita metoda založená na zobecněných markovských modelech. Formální verifikace umožní vyhodnotitspecifikovanévlastnosti systému prostřednictvím jeho matematického modelu a porovnat účinnost použitých metod Z tohoto porovnání lze vyvodit závěry týkající se použitelnosti zkoumaných metod (jednotlivě i v kombinacích), případně směřující k jejich
Scientific branches
R&D category
ZV - Basic research
CEP classification - main branch
JC - Computer hardware and software
CEP - secondary branch
BC - Theory and management systems
CEP - another secondary branch
—
10201 - Computer sciences, information science, bioinformathics (hardware development to be 2.2, social aspect to be 5.8)
20206 - Computer hardware and architecture
Completed project evaluation
Provider evaluation
U - Uspěl podle zadání (s publikovanými či patentovanými výsledky atd.)
Project results evaluation
A detailed methodology for verification of the design of a distributed computer system for time and safety critical control applications was developed. The methodology makes use of a simulation model, components of which are based on functional specifica
Solution timeline
Realization period - beginning
Jan 1, 2003
Realization period - end
Jan 1, 2005
Project status
U - Finished project
Latest support payment
—
Data delivery to CEP
Confidentiality
S - Úplné a pravdivé údaje o projektu nepodléhají ochraně podle zvláštních právních předpisů
Data delivery code
CEP06-GA0-GA-U/07:6
Data delivery date
Jan 15, 2009
Finance
Total approved costs
3,227 thou. CZK
Public financial support
3,227 thou. CZK
Other public sources
0 thou. CZK
Non public and foreign sources
0 thou. CZK
Basic information
Recognised costs
3 227 CZK thou.
Public support
3 227 CZK thou.
100%
Provider
Czech Science Foundation
CEP
JC - Computer hardware and software
Solution period
01. 01. 2003 - 01. 01. 2005