Research and application of built-in self test equipment in integrated circuits

Provider

Czech Science Foundation

Programme

Standard projects

Call for proposals

—

Main participants

Technická univerzita v Liberci / Fakulta mechatroniky, informatiky a mezioborových studií

Contest type

—

Contract ID

—

Project name in Czech

Výzkum a aplikace vestavěných diagnostických prostředků v integrovaných obvodech

Annotation in Czech

Projekt zahrnuje teoretické, experimentální a aplikační práce v oblasti diagnostiky číslicových systémů, s důrazem na vestavěné diagnostické prostředky. Cílem projektu je zejména: Výzkum algebraických struktur, vhodných pro použití ve vestavěných generátorech testů. Vypracování metodiky návrhu pseudotriviálních generátorů testovacích vzorků s redukovaným počtem testovacích kroků a implementace navržených metod do návrhového systému. Ověření získaných výsledků na standardních zkušebních úlohách prdiagnostiku (ISCAS Benchmarks). Aplikování výsledků výzkumu na fyzickém integrovaném obvodě. Publikace výsledků výzkumu, umožnění průmyslových aplikací a hlubší zapojení pracoviště navrhovatele a spolunavrhovatelů do společného výzkumu evropských zemí v oblastinávrhu a diagnostiky elektronických systémů zemí EC. Podpora spolupráce, výměny odborných poznatků a společná realizace výzkumu pracovišť v ČR, zabývajících se diagnostikou elektronických obvodů.

R&D category

—

CEP classification - main branch

JA - Electronics and optoelectronics

CEP - secondary branch

JC - Computer hardware and software

CEP - another secondary branch

—

OECD FORD - equivalent branches <br>(according to the <a href="http://www.vyzkum.cz/storage/att/E6EF7938F0E854BAE520AC119FB22E8D/Prevodnik_oboru_Frascati.pdf">converter</a>)

20201 - Electrical and electronic engineering<br>20206 - Computer hardware and architecture

Provider evaluation

V - Vynikající výsledky projektu (s mezinárodním významem atd.)

Project results evaluation

Odborným přínosem projektu byla realizace simulátoru struktur a metodiky v minimalizaci testovacích kroků, stavba obvodu FPGA s vestavenými diagnostickými prostřdky a vytvoření standardního postupu návrhu vestavené diagnostiky. Dalším významem bylo zahrn

Realization period - beginning

Jan 1, 1998

Realization period - end

Jan 1, 2000

Project status

U - Finished project

Latest support payment

—

Confidentiality

S - Úplné a pravdivé údaje o projektu nepodléhají ochraně podle zvláštních právních předpisů

Data delivery code

CEP/2001/GA0/GA01GA/U/N/9:4

Data delivery date

—

Total approved costs

2,202 thou. CZK

Public financial support

1,332 thou. CZK

Other public sources

0 thou. CZK

Non public and foreign sources

0 thou. CZK