Design of highly reliable control systems built on dynamically reconfigurable FPGAs.
Public support
Provider
Czech Science Foundation
Programme
Standard projects
Call for proposals
Standardní projekty 6 (SGA02004GA-ST)
Main participants
—
Contest type
VS - Public tender
Contract ID
—
Alternative language
Project name in Czech
Návrh vysoce spolehlivých řídících systémů pomocí dynamicky rekonfigurovatelných obvodů FPGA
Annotation in Czech
Projekt je zaměřen na návrh rekonfigurovatelných obvodů na bázi hradlových polí s důrazem na dosažení vysoké spolehlivosti navrženého funkčního celku. Tohoto cíle chceme dosáhnout zejména vytvořením efektivního algoritmu rekonfigurace FPGA. Rekonfiguraceumožní eliminaci trvalých poruch vzniklých v jednotlivých funkčních blocích a zotavení po poruchách dočasných. Bude vytvořen diagnostický systém řízení a vyhodnocení periodické diagnostiky a systém autonomní vestavěné diagnostiky uvnitř každého funkčníhobloku. Budeme aplikovat námi vyvíjené metody komprese testovacích vzorků pro vestavěnou diagnostiku. Nová metoda bude využita ve vestavěných generátorech testovacich vzorků, očekáváme snížení množství technického vybavení pro diagnostiku oproti stávajícím používaným řešením při zachování míry diagnostického pokrytí. Pro integraci jednotlivých výše uvedených diagnostických prostředků využijeme některý z obvodů podporujících dynamickou rekonfiguraci, např. Xilinx Virtex a Atmel AT40K, AT94K.
Scientific branches
R&D category
ZV - Basic research
CEP classification - main branch
JC - Computer hardware and software
CEP - secondary branch
JA - Electronics and optoelectronics
CEP - another secondary branch
—
OECD FORD - equivalent branches <br>(according to the <a href="http://www.vyzkum.cz/storage/att/E6EF7938F0E854BAE520AC119FB22E8D/Prevodnik_oboru_Frascati.pdf">converter</a>)
20201 - Electrical and electronic engineering<br>20206 - Computer hardware and architecture
Completed project evaluation
Provider evaluation
U - Uspěl podle zadání (s publikovanými či patentovanými výsledky atd.)
Project results evaluation
The most siginificant achievements of the project are:An implementation of a diagnostic SoC system in the Atmel FPSLIC device. This system has been described in detail in the PhD thesis written by Ing. Z. Mader and further published at different conferen
Solution timeline
Realization period - beginning
Jan 1, 2004
Realization period - end
Jan 1, 2006
Project status
U - Finished project
Latest support payment
—
Data delivery to CEP
Confidentiality
S - Úplné a pravdivé údaje o projektu nepodléhají ochraně podle zvláštních právních předpisů
Data delivery code
CEP07-GA0-GA-U/03:2
Data delivery date
Oct 16, 2007
Finance
Total approved costs
4,271 thou. CZK
Public financial support
1,939 thou. CZK
Other public sources
3,500 thou. CZK
Non public and foreign sources
0 thou. CZK