Research into methods of architecture acceleration using reconfigurable hardware
Public support
Provider
Czech Science Foundation
Programme
Standard projects
Call for proposals
—
Main participants
České vysoké učení technické v Praze / Fakulta elektrotechnická
Contest type
VS - Public tender
Contract ID
—
Alternative language
Project name in Czech
Výzkum metod urychlování výpočtů rekonfigurovatelným technickým vybavením
Annotation in Czech
Projekt je zaměřen na moderní metody návrhu číslicových systémů, zejména vycházející ze specifikace algoritmů, jejich ověřování a realizace technickými i programovými prostředky. Tyto metody se využívají zejména při návrhu rekonfigurovatelných akcelerátorů, jejichž použití ve spojení s univerzálním počítačem umožní vytvořit výpočetní prostředek se specifickými vlastnostmi vhodnými pro využití ve výpočetně náročné aplikační oblasti. V rámci řešení projektu bude proveden výzkum prostředků vhodných pro formulaci algoritmu, zejména s využitím objektově orientovaných jazyků (např. Java). V této souvislosti bude posouzen vhodný způsob začlenění rekonfigurovatelných obvodů do systémových architektur a jejich potenciální přínos ke zvýšení výkonsystému. Jako aplikační oblast byla zvolena kryptografie. Výzkum bude zahrnovat výběr šifrovacích algoritmů vhodných pro použití v Internetu, zejm. v oblasti elektronického obchodu a podobných aplikacích. Uvedené metody budou dokumentovány návrhem krypto
Scientific branches
R&D category
—
CEP classification - main branch
JA - Electronics and optoelectronics
CEP - secondary branch
JC - Computer hardware and software
CEP - another secondary branch
—
OECD FORD - equivalent branches <br>(according to the <a href="http://www.vyzkum.cz/storage/att/E6EF7938F0E854BAE520AC119FB22E8D/Prevodnik_oboru_Frascati.pdf">converter</a>)
20201 - Electrical and electronic engineering<br>20206 - Computer hardware and architecture
Completed project evaluation
Provider evaluation
U - Uspěl podle zadání (s publikovanými či patentovanými výsledky atd.)
Project results evaluation
Odborný přínos projektu je významný. Zejména výsledky výzkumu architektur vhodných pro akceleraci systémů pomocí FPGA a také výsledky získané při realizaci systému BOOM pro dvojúrovňovou minimalizaci logických funkcí. Cenné jsou i výsledky experimentální
Solution timeline
Realization period - beginning
Jan 1, 1999
Realization period - end
Jan 1, 2001
Project status
U - Finished project
Latest support payment
—
Data delivery to CEP
Confidentiality
S - Úplné a pravdivé údaje o projektu nepodléhají ochraně podle zvláštních právních předpisů
Data delivery code
CEP/2002/GA0/GA02GA/U/N/7:3
Data delivery date
Apr 1, 2003
Finance
Total approved costs
1,214 thou. CZK
Public financial support
1,214 thou. CZK
Other public sources
0 thou. CZK
Non public and foreign sources
0 thou. CZK