All

What are you looking for?

All
Projects
Results
Organizations

Quick search

  • Projects supported by TA ČR
  • Excellent projects
  • Projects with the highest public support
  • Current projects

Smart search

  • That is how I find a specific +word
  • That is how I leave the -word out of the results
  • “That is how I can find the whole phrase”

Fault-Tolerant and Attack-Resistant Architectures Based on Programmable Devices: Research of Interplay and Common Features

Public support

  • Provider

    Czech Science Foundation

  • Programme

    Standard projects

  • Call for proposals

    Standardní projekty 20 (SGA0201600001)

  • Main participants

    České vysoké učení technické v Praze / Fakulta informačních technologií

  • Contest type

    VS - Public tender

  • Contract ID

    16-05179S

Alternative language

  • Project name in Czech

    Výzkum vztahů a společných vlastností spolehlivých a bezpečných architektur založených na programovatelných obvodech

  • Annotation in Czech

    S pokračující miniaturizací současných zařízení se drasticky zhoršuje jejich spolehlivost. Je tedy nutné navrhovat zařízení, která s tímto počítají a jsou spolehlivá (funkční) i za přítomnosti poruch. Toho se typicky dosahuje zavedením redundance za cílem zaručení správnosti dat. Bezpečnost zařízení, tj. odolnost proti útokům, je v dnešní době dalším stále důležitějším aspektem. Návrhu bezpečných zařízení se často dosahuje také pomocí redundance, ovšem za jiným cílem – cílem skrýt data. Vzájemné vztahy metod a způsobů návrhu systémů odolných proti poruchám a systémů odolných proti útokům nejsou však prostudovány. Proto chceme studovat průsečíky obou oblastí, tzn. vliv řiditelnosti, pozorovatelnosti a redundance pomocí návrhu architektur pro obě aplikace. Cílová platforma bude primárně programovatelný hardware (FPGA). Pro vyhodnocení je nutné vytvořit realistický model poruch v FPGA, který bude kalibrován na základě srovnání se zrychlenými testy životnosti.

Scientific branches

  • R&D category

    ZV - Basic research

  • CEP classification - main branch

    JC - Computer hardware and software

  • CEP - secondary branch

    IN - Informatics

  • CEP - another secondary branch

  • OECD FORD - equivalent branches <br>(according to the <a href="http://www.vyzkum.cz/storage/att/E6EF7938F0E854BAE520AC119FB22E8D/Prevodnik_oboru_Frascati.pdf">converter</a>)

    10201 - Computer sciences, information science, bioinformathics (hardware development to be 2.2, social aspect to be 5.8)<br>20206 - Computer hardware and architecture

Completed project evaluation

  • Provider evaluation

    U - Uspěl podle zadání (s publikovanými či patentovanými výsledky atd.)

  • Project results evaluation

    The goal of the project was to explore existing, and possibly design new fault-tolerant architectures regarding the production of FPGA. A couple of results have been achieved in this direction, however, their overall impact on the community seems to be less important.

Solution timeline

  • Realization period - beginning

    Jan 1, 2016

  • Realization period - end

    Dec 31, 2018

  • Project status

    U - Finished project

  • Latest support payment

    Apr 26, 2018

Data delivery to CEP

  • Confidentiality

    S - Úplné a pravdivé údaje o projektu nepodléhají ochraně podle zvláštních právních předpisů

  • Data delivery code

    CEP19-GA0-GA-U/01:1

  • Data delivery date

    Jun 12, 2019

Finance

  • Total approved costs

    5,151 thou. CZK

  • Public financial support

    4,983 thou. CZK

  • Other public sources

    168 thou. CZK

  • Non public and foreign sources

    0 thou. CZK