Evolvable hardware based applications design methods
Public support
Provider
Czech Science Foundation
Programme
Post-graduate (doctorate) grants
Call for proposals
Standardní projekty 3 (SGA02003GA1PD)
Main participants
Vysoké učení technické v Brně / Fakulta informačních technologií
Contest type
VS - Public tender
Contract ID
—
Alternative language
Project name in Czech
Metody návrhu aplikací založených na vyvíjejících se obvodech
Annotation in Czech
Projekt spadá do oblasti tzv. vyvíjejících se obvodů, tj. kombinace evolučních algoritmů a rekonfigurovatelných obvodů. Vyvíjející se obvody umožňují navrhnout výkonné a adaptivní řešení pro takové aplikace, ve kterých specifikace problému není známa vdobě návrhu nebo se mění v čase. V současné době není prakticky možné rutině navrhovat aplikace založené na vyvíjejících se obvodech pracující v proměnném prostředí, které využívají programovatelná hradlová pole (FPGA). Cílem projektu je vypracovat,ověřita zavést metodologii pro návrh aplikací založených na vyvíjejících se obvodech v běžně dostupných FPGA. Zejména se bude jednat o implementaci návrhového systému (popř. modulů návrhového systému), který bude asistovat návrháři během návrhu aplikacea kterýumožní automaticky vygenerovat programy a obvody cílové aplikace (např. jako IP makra). Metodologie bude založena na komponentním přístupu k vyvíjejícím se obvodům a virtuálních rekonfigurovatelných obvodech, které zavedl navrhovatel projektu.
Scientific branches
R&D category
ZV - Basic research
CEP classification - main branch
JC - Computer hardware and software
CEP - secondary branch
—
CEP - another secondary branch
—
OECD FORD - equivalent branches <br>(according to the <a href="http://www.vyzkum.cz/storage/att/E6EF7938F0E854BAE520AC119FB22E8D/Prevodnik_oboru_Frascati.pdf">converter</a>)
20206 - Computer hardware and architecture
Completed project evaluation
Provider evaluation
V - Vynikající výsledky projektu (s mezinárodním významem atd.)
Project results evaluation
A theory of evolvable computing was formulated and a method proposed to the implementation of evolvable hardware in common field programmable gate arrays (FPGA). This method, which utilizes virtual reconfigurable circuits, was used for a complete impleme
Solution timeline
Realization period - beginning
Jan 1, 2003
Realization period - end
Jan 1, 2005
Project status
U - Finished project
Latest support payment
—
Data delivery to CEP
Confidentiality
S - Úplné a pravdivé údaje o projektu nepodléhají ochraně podle zvláštních právních předpisů
Data delivery code
CEP06-GA0-GP-U/06:6
Data delivery date
May 19, 2008
Finance
Total approved costs
563 thou. CZK
Public financial support
563 thou. CZK
Other public sources
0 thou. CZK
Non public and foreign sources
0 thou. CZK