Application of field programmable devices in fail safe circuits for railway signalling technique
Public support
Provider
Czech Science Foundation
Programme
Post-graduate (doctorate) grants
Call for proposals
Postdoktorandské granty 6 (SGA02006GA1PD)
Main participants
—
Contest type
VS - Public tender
Contract ID
102/06/P085
Alternative language
Project name in Czech
Aplikace programovatelných polí v bezpečných elektronických obvodech pro železniční zabezpečovací techniku
Annotation in Czech
Disertační práce navrhovatele se zabývala číslicovým zpracováním signálů v programovatelných logických polích, a vyústila v návrhu na použití obvodu FPGA pro železniční zabezpečovací techniku v aplikaci fázově citlivého přijímače pro detekci přítomnostikolejového vozidla v kolejovém obvodu. Navrhovaný projekt bude započatou myšlenku aplikace programovatelných polí v bezpečných elektronických obvodech dále rozvíjet. Budou navrženy nové algoritmy v jazyce C a VHDL pro detekci přítomnosti kolejového vozidla pomocí signálu s frekvencí 75 Hz a 275 Hz. Projekt předpokládá praktické ověření funkčnosti těchto algoritmů implementací v programovatelných polích a zhotovením vývojových vzorků. V posledním roce projektu se předpokládá, že budou již na trhu existovat také pokročilá analogová pole. V rámci projektu bude tedy také ověřena možnost použití těchto nových polí v železniční zabezpečovací technice. Výstupy projektu budou vývojové prototypy, publikace dosažených výsledků na mezinárodních vědeckých
Scientific branches
R&D category
ZV - Basic research
CEP classification - main branch
JA - Electronics and optoelectronics
CEP - secondary branch
—
CEP - another secondary branch
—
OECD FORD - equivalent branches <br>(according to the <a href="http://www.vyzkum.cz/storage/att/E6EF7938F0E854BAE520AC119FB22E8D/Prevodnik_oboru_Frascati.pdf">converter</a>)
20201 - Electrical and electronic engineering
Completed project evaluation
Provider evaluation
V - Vynikající výsledky projektu (s mezinárodním významem atd.)
Project results evaluation
The results of the project are design and fabrication of prototypes of the Electronic phase sensitive receiver with digital signal processing for signal frequencies 75 Hz and 275 Hz. Implementation uses the digital signal processing applying the Discrete
Solution timeline
Realization period - beginning
Jan 1, 2006
Realization period - end
Dec 31, 2008
Project status
U - Finished project
Latest support payment
Apr 25, 2008
Data delivery to CEP
Confidentiality
S - Úplné a pravdivé údaje o projektu nepodléhají ochraně podle zvláštních právních předpisů
Data delivery code
CEP09-GA0-GP-U/03:3
Data delivery date
Jan 22, 2015
Finance
Total approved costs
341 thou. CZK
Public financial support
341 thou. CZK
Other public sources
0 thou. CZK
Non public and foreign sources
0 thou. CZK