The digital signal filter implemented to the FPGA

Result code in IS VaVaI
<a href="https://www.isvavai.cz/riv?ss=detail&h=RIV%2F00216305%3A26220%2F06%3APU58163" target="_blank" >RIV/00216305:26220/06:PU58163 - isvavai.cz</a>
Result on the web
—
DOI - Digital Object Identifier
—

Result language
angličtina
Original language name
The digital signal filter implemented to the FPGA
Original language description
In this paper a design of a digital IIR filter and PCB board with A/D and D/A converters for education usage is presented. Object of this thesis is to demonstrate possibility of the FPGA signal filter implementation and to present an easy device for practical work with digital filters. This will be used like practical instrument for teaching a VHDL programming language and a digital signal filter design.
Czech name
Digitální filtr implementovaný do FPGA obvodu
Czech description
Cílem této práce je ověřit možnost implementace digitálního filtru do FPGA obvodu. Druhá část práce popisuje návrh jednoduchého experimentálního přípravku pro praktickou práci s digitálními filtry. Přípravek bude sloužit jako pomůcka při výuce jazyka VHDL.

Publication year
2006
Confidentiality
S - Úplné a pravdivé údaje o projektu nepodléhají ochraně podle zvláštních právních předpisů

Article name in the collection
Techniciskije universitety: Integracija s evropejskimi i mirovymi sistemami obrazovanie, Tom 2
ISBN
5-7526-0261-0
ISSN
—
e-ISSN
—
Number of pages
5
Pages from-to
201-205
Publisher name
Izhevs State Technical University
Place of publication
NEUVEDEN
Event location
Izhevsk
Event date
Apr 25, 2006
Type of event by nationality
WRD - Celosvětová akce
UT code for WoS article
—

Similar results(10)