FPGA Based Embedded Tester for Serial Links
The result's identifiers
Result code in IS VaVaI
<a href="https://www.isvavai.cz/riv?ss=detail&h=RIV%2F00216305%3A26220%2F06%3APU58668" target="_blank" >RIV/00216305:26220/06:PU58668 - isvavai.cz</a>
Result on the web
—
DOI - Digital Object Identifier
—
Alternative languages
Result language
čeština
Original language name
Vestavěný tester sériových spojů založený na FPGA
Original language description
V článku je popsán princip činnosti testovacího modulu určeného pro sériové spoje. Modul generuje pseudonáhodnou testovací posloupnost, která je spojem přenášena a zde testována na chyby vzniklé při přenosu spojem. Je zde stručně komentováno použití bloků nacházejících se v obvodu FPGA typu Spartan-3 pro realizaci testeru.
Czech name
Vestavěný tester sériových spojů založený na FPGA
Czech description
V článku je popsán princip činnosti testovacího modulu určeného pro sériové spoje. Modul generuje pseudonáhodnou testovací posloupnost, která je spojem přenášena a zde testována na chyby vzniklé při přenosu spojem. Je zde stručně komentováno použití bloků nacházejících se v obvodu FPGA typu Spartan-3 pro realizaci testeru.
Classification
Type
J<sub>x</sub> - Unclassified - Peer-reviewed scientific article (Jimp, Jsc and Jost)
CEP classification
JA - Electronics and optoelectronics
OECD FORD branch
—
Result continuities
Project
Result was created during the realization of more than one project. More information in the Projects tab.
Continuities
Z - Vyzkumny zamer (s odkazem do CEZ)
Others
Publication year
2006
Confidentiality
S - Úplné a pravdivé údaje o projektu nepodléhají ochraně podle zvláštních právních předpisů
Data specific for result type
Name of the periodical
Automa
ISSN
1210-9592
e-ISSN
—
Volume of the periodical
12
Issue of the periodical within the volume
6
Country of publishing house
CZ - CZECH REPUBLIC
Number of pages
2
Pages from-to
40-41
UT code for WoS article
—
EID of the result in the Scopus database
—