DESIGN OF DECIMATION FILTER FOR MULTIBIT SIGMA-DELTA MODULATOR WITH TWO-STEP QUANTIZATION

Result code in IS VaVaI
<a href="https://www.isvavai.cz/riv?ss=detail&h=RIV%2F00216305%3A26220%2F06%3APU63772" target="_blank" >RIV/00216305:26220/06:PU63772 - isvavai.cz</a>
Result on the web
—
DOI - Digital Object Identifier
—

Result language
angličtina
Original language name
DESIGN OF DECIMATION FILTER FOR MULTIBIT SIGMA-DELTA MODULATOR WITH TWO-STEP QUANTIZATION
Original language description
This paper describes steps involved in a VHDL design of digital decimation filter for multibit sigma-delta (ΣΔ) modulator. Parameters of decimation filter are derived from the specification of the multibit Σ∆ modulator with two-stepquantization architecture. Using Matlabtool it is possible to find the filter order, the required quantizationlevel for the coefficients and their values. Finally, by analyzing the design, we can find an efficient way to implement the filter in hardware.This structure is designed in two versions using VHDL. The design is programmed and tested on a Xilinx FPGA -Spartan 3 XC3S200-5FT256.
Czech name
Návrh decimačního filtru pro vícebitový sigma-delta modulátor se dvěma kroky kvantovacího procesu.
Czech description
Článek popisuje kroky při návrhu decimačního filtru v jazyce VHDL pro vícebitový sigma-delta modulátor. Parametry decimačního filtru jsou odvozeny ze specifikace vícebitového sigma-delta modulátoru se dvěma kroky kvantovacího procesu. Návrh decimačního filtru byl proveden teoreticky v programu Matlab. Výsledná implementace byla provedena v obvodu Xilinx FPGA Spartan 3 XC3S200-5FT256.

Project
<a href="/en/project/GA102%2F05%2F0869" target="_blank" >GA102/05/0869: New principles of intergrated low-voltage and low-power AD converters in sub-micron technologies</a><br>
Continuities
P - Projekt vyzkumu a vyvoje financovany z verejnych zdroju (s odkazem do CEP)<br>Z - Vyzkumny zamer (s odkazem do CEZ)

Publication year
2006
Confidentiality
S - Úplné a pravdivé údaje o projektu nepodléhají ochraně podle zvláštních právních předpisů

Article name in the collection
Proceedings of the International Conference, Mixed Design of Integrated Circuits and Systems
ISBN
83-922632-1-9
ISSN
—
e-ISSN
—
Number of pages
4
Pages from-to
83-86
Publisher name
NEUVEDEN
Place of publication
Gdynia
Event location
Gdynia
Event date
Jun 22, 2006
Type of event by nationality
CST - Celostátní akce
UT code for WoS article
—

Similar results(10)