DESIGN OF THE 1.5 AND 2.5 BIT MDAC - APPLICATION OPPORTUNITIES

Result code in IS VaVaI
<a href="https://www.isvavai.cz/riv?ss=detail&h=RIV%2F00216305%3A26220%2F08%3APU78648" target="_blank" >RIV/00216305:26220/08:PU78648 - isvavai.cz</a>
Result on the web
—
DOI - Digital Object Identifier
—

Result language
angličtina
Original language name
DESIGN OF THE 1.5 AND 2.5 BIT MDAC - APPLICATION OPPORTUNITIES
Original language description
The paper presents design and simulation of the most important stage in pipelined analog-to-digital converter (ADC) so-called multiplying digital-to-analog converter (MDAC). The MDAC with 1,5 and 2,5 bit of resolution were designed using CMOS 0.7 um technology. The both types of MDAC were compared and the results are also presented. All stages were proposed utilizing Cadence design software.
Czech name
Možnosti využití 1,5 a 2,5 bitové struktury MDAC v řetězovém převodníku
Czech description
Příspěvek se zabývá návrhem a ověřením funkce simulací tzv. násobícího převodníku DA (MDAC). Tento převodník je základním blokem každého řetězového převodníku. Násobící převodník DA je obvykle realizován s využitím techniky spínaných kapacitou (SC). Rozlišení je nejběžněji 1,5 bitu, ale může být i vyšší. Tato práce popisuje návrh 1,5 a 2,5 bitové struktury MDAC a porovnává jejich výhody a nevýhody. Celý návrh byl proveden v návrhovém prostředí Cadence v technologii CMOS 0.7 um.

Type
J<sub>x</sub> - Unclassified - Peer-reviewed scientific article (Jimp, Jsc and Jost)
CEP classification
JA - Electronics and optoelectronics
OECD FORD branch
—

Project
Result was created during the realization of more than one project. More information in the Projects tab.
Continuities
Z - Vyzkumny zamer (s odkazem do CEZ)

Publication year
2008
Confidentiality
S - Úplné a pravdivé údaje o projektu nepodléhají ochraně podle zvláštních právních předpisů

Similar results(10)