FPGA Accelerated MD5 Hash Algorithm Implementation

Result code in IS VaVaI
<a href="https://www.isvavai.cz/riv?ss=detail&h=RIV%2F00216305%3A26220%2F11%3APU92897" target="_blank" >RIV/00216305:26220/11:PU92897 - isvavai.cz</a>
Result on the web
—
DOI - Digital Object Identifier
—

Result language
čeština
Original language name
Akcelerace hashovacího algoritmu MD5 za pomoci FPGA
Original language description
Tento dokument diskutuje možnosti hardwarové akcelerace hashovacího algoritmu MD5 na hradlovém poli Xilinx řady Spartan 3A ve spojení se softwarovým mikrokontrolérem MicroBlaze. Datovou propustnost dosaženou za pomoci PLB periferie akcelerující výpočet srovnává s výkonem softwarové implementace běžící na dvou různých konfiguracích jádra MicroBlaze a mikrokontroléru s jádrem ARM7TDMI.
Czech name
Akcelerace hashovacího algoritmu MD5 za pomoci FPGA
Czech description
Tento dokument diskutuje možnosti hardwarové akcelerace hashovacího algoritmu MD5 na hradlovém poli Xilinx řady Spartan 3A ve spojení se softwarovým mikrokontrolérem MicroBlaze. Datovou propustnost dosaženou za pomoci PLB periferie akcelerující výpočet srovnává s výkonem softwarové implementace běžící na dvou různých konfiguracích jádra MicroBlaze a mikrokontroléru s jádrem ARM7TDMI.

Publication year
2011
Confidentiality
S - Úplné a pravdivé údaje o projektu nepodléhají ochraně podle zvláštních právních předpisů

Article name in the collection
Workshop Perspektivní projekty vývoje řídicích a senzorických technologií
ISBN
978-80-214-4297-9
ISSN
—
e-ISSN
—
Number of pages
5
Pages from-to
107-111
Publisher name
Vysoké učení technické v Brně
Place of publication
Brno
Event location
Trojanovice
Event date
Jun 27, 2011
Type of event by nationality
CST - Celostátní akce
UT code for WoS article
—

Similar results(10)