On-Chip Discrete Capacitive Fractional-Order Elements in MOS
The result's identifiers
Result code in IS VaVaI
<a href="https://www.isvavai.cz/riv?ss=detail&h=RIV%2F00216305%3A26220%2F26%3A0200358" target="_blank" >RIV/00216305:26220/26:0200358 - isvavai.cz</a>
Result on the web
—
DOI - Digital Object Identifier
—
Alternative languages
Result language
angličtina
Original language name
On-Chip Discrete Capacitive Fractional-Order Elements in MOS
Original language description
The MOS FOE is an experimental prototype integrated circuit containing eight different Fractional-Order Elements (FOEs), also referred to as fractors or Constant Phase Elements (CPEs). The device is fabricated in the TSMC 65 nm CMOS process and packaged in a ceramic LQFP-64 package. It is characterized by very low power consumption and operates from a 2.5 V supply voltage.
Czech name
—
Czech description
—
Classification
Type
G<sub>funk</sub> - Functional sample
CEP classification
—
OECD FORD branch
20201 - Electrical and electronic engineering
Result continuities
Project
<a href="/en/project/GA23-06070S" target="_blank" >GA23-06070S: Fundamental research on designing of CMOS fractional-order elements</a><br>
Continuities
P - Projekt vyzkumu a vyvoje financovany z verejnych zdroju (s odkazem do CEP)
Others
Publication year
2025
Confidentiality
S - Úplné a pravdivé údaje o projektu nepodléhají ochraně podle zvláštních právních předpisů
Data specific for result type
Internal product ID
MOS-FOE
Numerical identification
—
Technical parameters
Funkční vzorek s názvem "On-Chip Discrete Capacitive Fractional-Order Elements in MOS" představuje integrované CMOS buňky tvořící pasivní obvodové prvky kapacitního charakteru s impedancí neceločíselného (zlomkového) řádu. Některé vyvinuté prvky mají pevnou hodnotu neceločíselného řádu, jiné pak mají řád přeladitelný v určitém rozsahu. Typické neladitelné hodnoty neceločíselného řádu jsou alfa rovno 0,753, 0,711, 0,768 a 0.5, zatímco laditelné varianty umožňují plynulé nastavení v rozsazích alfa od 0,689 do 0,800, od 0,600 do 0,711, od 0,711 do 0,822 a od 0,444 do 0,555. Typická velikost impedance se při střední pracovní frekvenci pohybuje v řádu desítek až stovek kiloohmů. Pracovní frekvenční pásmo dosahuje až 4,8 dekády u neladitelných prvků a až 3 dekády u laditelných variant. Zvlnění fáze admitance je typicky 9 stupňů u neladitelných prvků a přibližně 1 stupeň u přeladitelných prvků, s rozsahem ladění fáze v rozmezí 10 stupňů. Čip byl navržen v technologii TSMC CMOS 65 nm a je určen pro použití ve frekvenčních filtrech, oscilátorech, syntetických imitančních prvcích, obvodech a systémech neceločíselného řádu a také pro behaviorální modelování.
Economical parameters
Jedná se o unikátní vědecké experimentální zařízení (nekomerční). Výsledek představuje komplexní čip se sedmi různými strukturami s impedancí neceločíselného řádu, který je možné při dalších návrzích upravit pro potřeby výzkumu a vývoje daného uživatele výsledku. Výsledek potvrzuje realizovatelnost FOE v CMOS technologiích, což má zásadní pozitivní ekonomické dopady.
Application category by cost
—
Owner IČO
00216305
Owner name
Vysoké učení technické v Brně
Owner country
CZ - CZECH REPUBLIC
Usage type
V - Výsledek je využíván vlastníkem
Licence fee requirement
N - Poskytovatel licence na výsledek nepožaduje licenční poplatek
Web page
—