Hardware Acceleration of Graphics and Imaging Algorithms using FPGAs
The result's identifiers
Result code in IS VaVaI
<a href="https://www.isvavai.cz/riv?ss=detail&h=RIV%2F00216305%3A26230%2F02%3APU36292" target="_blank" >RIV/00216305:26230/02:PU36292 - isvavai.cz</a>
Result on the web
—
DOI - Digital Object Identifier
—
Alternative languages
Result language
angličtina
Original language name
Hardware Acceleration of Graphics and Imaging Algorithms using FPGAs
Original language description
The invited talk focuses on the current state of the art and possible future of hardware architectures for computer graphics as well as the implementation of some non-traditional graphics algorithms using FPGAs
Czech name
Kacelerace grafických a rastrových algoritmů pomocí FPGA
Czech description
Zvaná přednáška zaměřená na současný stav a možný bodoucí vývoj hardware architektur pro počítačovou grafiku i na možnou implementaci netradičních grafických algoritmů v FPGA.
Classification
Type
D - Article in proceedings
CEP classification
JC - Computer hardware and software
OECD FORD branch
—
Result continuities
Project
<a href="/en/project/GA102%2F02%2F0507" target="_blank" >GA102/02/0507: Computer graphics algorithms with FPGA support</a><br>
Continuities
P - Projekt vyzkumu a vyvoje financovany z verejnych zdroju (s odkazem do CEP)
Others
Publication year
2002
Confidentiality
S - Úplné a pravdivé údaje o projektu nepodléhají ochraně podle zvláštních právních předpisů
Data specific for result type
Article name in the collection
Proceedings of SCCG
ISBN
1-58113-608-0
ISSN
—
e-ISSN
—
Number of pages
8
Pages from-to
0-7
Publisher name
Slovak University of Technology in Bratislava
Place of publication
Budmerice
Event location
Budmerice
Event date
Apr 24, 2002
Type of event by nationality
WRD - Celosvětová akce
UT code for WoS article
—