All

What are you looking for?

All
Projects
Results
Organizations

Quick search

  • Projects supported by TA ČR
  • Excellent projects
  • Projects with the highest public support
  • Current projects

Smart search

  • That is how I find a specific +word
  • That is how I leave the -word out of the results
  • “That is how I can find the whole phrase”

The formal method exercising in design of the test controller for digital circuits

The result's identifiers

  • Result code in IS VaVaI

    <a href="https://www.isvavai.cz/riv?ss=detail&h=RIV%2F00216305%3A26230%2F03%3APU42607" target="_blank" >RIV/00216305:26230/03:PU42607 - isvavai.cz</a>

  • Result on the web

  • DOI - Digital Object Identifier

Alternative languages

  • Result language

    čeština

  • Original language name

    Uplatnění formálních postupů při návrhu řadiče testu číslicového systému

  • Original language description

    Práce se zabývá procesem návrhu řadiče testu na úrovni meziregistrových přenosů (anglicky RTL = <u>R</u>egister <u>T</u>ransfer <u>L</u>evel). Je v&nbsp;ní diskutována problematika přenosu diagnostických dat k&nbsp;testovanému prvku a modelování činnostiřadiče testu při nastavování I-cest za použití formálního prostředku - časovaného automatu. V&nbsp;závěru je nastíněn možný přístup paralelního testování obvodových prvků.

  • Czech name

    Uplatnění formálních postupů při návrhu řadiče testu číslicového systému

  • Czech description

    Práce se zabývá procesem návrhu řadiče testu na úrovni meziregistrových přenosů (anglicky RTL = <u>R</u>egister <u>T</u>ransfer <u>L</u>evel). Je v&nbsp;ní diskutována problematika přenosu diagnostických dat k&nbsp;testovanému prvku a modelování činnostiřadiče testu při nastavování I-cest za použití formálního prostředku - časovaného automatu. V&nbsp;závěru je nastíněn možný přístup paralelního testování obvodových prvků.

Classification

  • Type

    D - Article in proceedings

  • CEP classification

    JC - Computer hardware and software

  • OECD FORD branch

Result continuities

  • Project

    <a href="/en/project/GA102%2F01%2F1531" target="_blank" >GA102/01/1531: Formal approaches in digital circuit diagnostics - testable design verification</a><br>

  • Continuities

    P - Projekt vyzkumu a vyvoje financovany z verejnych zdroju (s odkazem do CEP)

Others

  • Publication year

    2003

  • Confidentiality

    S - Úplné a pravdivé údaje o projektu nepodléhají ochraně podle zvláštních právních předpisů

Data specific for result type

  • Article name in the collection

    Počítačové Architektury & Diagnostika Pracovní seminář pro studenty doktorského studia Sborník příspěvků

  • ISBN

    80-214-2471-0

  • ISSN

  • e-ISSN

  • Number of pages

    7

  • Pages from-to

    17-23

  • Publisher name

    Fakulta informačních technologií VUT v Brně

  • Place of publication

    Brno

  • Event location

    Zvíkovské Podhradí

  • Event date

    Sep 24, 2003

  • Type of event by nationality

    CST - Celostátní akce

  • UT code for WoS article