All

What are you looking for?

All
Projects
Results
Organizations

Quick search

  • Projects supported by TA ČR
  • Excellent projects
  • Projects with the highest public support
  • Current projects

Smart search

  • That is how I find a specific +word
  • That is how I leave the -word out of the results
  • “That is how I can find the whole phrase”

Evolutionary Design of Synthetic RTL Benchmark Circuits

The result's identifiers

  • Result code in IS VaVaI

    <a href="https://www.isvavai.cz/riv?ss=detail&h=RIV%2F00216305%3A26230%2F04%3APU49148" target="_blank" >RIV/00216305:26230/04:PU49148 - isvavai.cz</a>

  • Result on the web

  • DOI - Digital Object Identifier

Alternative languages

  • Result language

    angličtina

  • Original language name

    Evolutionary Design of Synthetic RTL Benchmark Circuits

  • Original language description

    In the paper it is demonstrated how evolutionary techniques can be used for the process of generating benchmark circuits covering a wide scale of testability properties. To calculate the value of fitness function the approach based on analytical evaluation of testability parameters is used. The solutions which cannot be synthesized by a design system are avoided from the process of developing a new generation of benchmark circuits. A number of circuits have been evolved with the required and predefinedvalue of&nbsp; controllability and observability. The output of the methodology developed and implemented is in the form of component VHDL code. The results are discussed and trends for the future research in this field are indicated.

  • Czech name

    Evoluční návrh testovacích obvodů na úrovni RT

  • Czech description

    V příspěvku je popsána možnost využití evolučních postupů pro vytváření struktur testovacích obvodů se širokou škálou parametrů testovatelnosti. Pro určení hodnoty fitness funkce je použita metoda založená na analytickém vyhodnocení paremetrů testovatelnosti. Řešení, která není možno syntetizovat návrhovým systémem jsou vyloučena. Pomocí této metodiky byly vygenerovány obvody s požadovanými a předem definovanými parametry řiditelnosti/pozorovatelnosti. Výstupem metodiky je popis struktury obdvodu ve VHDDL. V článku jsou vyhodnoceny výsledky metodiky a jsou také naznačeny možné směry dalšího vývoje výzkumných prací.

Classification

  • Type

    D - Article in proceedings

  • CEP classification

    JC - Computer hardware and software

  • OECD FORD branch

Result continuities

  • Project

    <a href="/en/project/GA102%2F04%2F0737" target="_blank" >GA102/04/0737: Modern methods of digital system synthesis</a><br>

  • Continuities

    P - Projekt vyzkumu a vyvoje financovany z verejnych zdroju (s odkazem do CEP)

Others

  • Publication year

    2004

  • Confidentiality

    S - Úplné a pravdivé údaje o projektu nepodléhají ochraně podle zvláštních právních předpisů

Data specific for result type

  • Article name in the collection

    Informal Digest of Papers, IEEE European Test Workshop 2004

  • ISBN

    000000000

  • ISSN

  • e-ISSN

  • Number of pages

    2

  • Pages from-to

    107-108

  • Publisher name

    IEEE Computer Society

  • Place of publication

    Montpellier

  • Event location

    Ajaccio, Korsika

  • Event date

    May 24, 2004

  • Type of event by nationality

    WRD - Celosvětová akce

  • UT code for WoS article