A Core Generator for Multi-ALU Processors Utilized in Genetic Parallel Programming

Result code in IS VaVaI

<a href="https://www.isvavai.cz/riv?ss=detail&h=RIV%2F00216305%3A26230%2F06%3APU66943" target="_blank" >RIV/00216305:26230/06:PU66943 - isvavai.cz</a>

Result on the web

—

DOI - Digital Object Identifier

—

Result language

angličtina

Original language name

A Core Generator for Multi-ALU Processors Utilized in Genetic Parallel Programming

Original language description

Genetic Parallel Programming (GPP) evolves parallel programs for MIMD architectures with multiple arithmetic/logic processors (MAPs). This paper describes a tool intended for rapid development of GPP applications. A new software tool is proposed which isable to generate a simulator (in C language) of the MAP and a VHDL implementation of the MAP whose structure and parameters are specified in an input xml file. The proposed tool is intended to serve as first version of the core generator for MAPs utilized in GPP. Typical MAPs are synthetized and their performance is compared against the simulation running on a common PC for a typical task - a symbolic regression.

Czech name

Generátor specialních procesorů s více jednotkami ALU použitých v genetickém paralelním programovaní

Czech description

Genetické paralelní programovaní (GPP) je evoluční metoda, která produkuje paralení programy pro speciální procesoru s více jednotkami ALU (MAP). Tato publikace popisuje nástroj určený pro rychlý vývoj aplikací GPP. Tento nový nástroj umožňuje automaticky generovat simulátor (v jazyce C) a VHLD implementaci procesoru, ato dle specifikace uložené ve formátu XML. Jedná se o první verzi generátoru speciálních procesorů určených pro použití v GPP. Typické procesory jsou syntetizovány a jejich výkonnost je porovnána vůči simulátoru běžícím na PC.

Type

D - Article in proceedings

CEP classification

JC - Computer hardware and software

OECD FORD branch

—

Project

<a href="/en/project/GA102%2F06%2F0599" target="_blank" >GA102/06/0599: Methods of polymorphic digital circuit design</a><br>

Continuities

P - Projekt vyzkumu a vyvoje financovany z verejnych zdroju (s odkazem do CEP)

Publication year

2006

Confidentiality

S - Úplné a pravdivé údaje o projektu nepodléhají ochraně podle zvláštních právních předpisů

Article name in the collection

Proc. of 2006 IEEE Design and Diagnostics of Electronic Circuits and Systems Workshop

ISBN

1424401844

ISSN

—

e-ISSN

—

Number of pages

3

Pages from-to

238-240

Publisher name

IEEE Computer Society

Place of publication

Praha

Event location

Praha

Event date

Apr 18, 2006

Type of event by nationality

WRD - Celosvětová akce

UT code for WoS article

—