All

What are you looking for?

All
Projects
Results
Organizations

Quick search

  • Projects supported by TA ČR
  • Excellent projects
  • Projects with the highest public support
  • Current projects

Smart search

  • That is how I find a specific +word
  • That is how I leave the -word out of the results
  • “That is how I can find the whole phrase”

Extrinsic and Intrinsic Evolution of Multifunctional Combinational Modules

The result's identifiers

  • Result code in IS VaVaI

    <a href="https://www.isvavai.cz/riv?ss=detail&h=RIV%2F00216305%3A26230%2F06%3APU66948" target="_blank" >RIV/00216305:26230/06:PU66948 - isvavai.cz</a>

  • Result on the web

  • DOI - Digital Object Identifier

Alternative languages

  • Result language

    angličtina

  • Original language name

    Extrinsic and Intrinsic Evolution of Multifunctional Combinational Modules

  • Original language description

    Multifunctional digital circuits are circuits composed of polymorphic (multifunctional) gates. In addition to its standard logic function (such as NAND), a polymorphic gate exhibits another logic function (such as NOR) which is activated under a specificcondition, for example, when Vdd, temperature or illumination reaches a certain level. This paper describes the evolutionary design of multifunctional combinational circuits at the gate level using a circuit simulator and in a field programmable gate array (FPGA). The FPGA-based implementation exhibits a significant speedup against a highly optimized software simulator.

  • Czech name

    Extrinsická a intrinsická evoluce multifunkčních kombinačních modulů

  • Czech description

    Multifunkční číslicové obvody jsou takové obvody, které obsahují polymorfní hradla. Polymorfní obvody vykazují k standardní logické funkci (např. NAND) další logickou funkci (např. NOR), která je aktivována za specifických podmínek, např. pokud úroveň Vdd, teploty nebo osvětlení dosáhne určitou hodnotu. Tento článek se zabývá evolučním návrhem polymorfních obvodů s využitím simulátoru obvodů a programovatelného hradlového pole (FPGA). Implementace využívající FPGA vykazuje výrazné urychlení oproti vysoce optimalizovanému simulátoru.

Classification

  • Type

    D - Article in proceedings

  • CEP classification

    JC - Computer hardware and software

  • OECD FORD branch

Result continuities

  • Project

    <a href="/en/project/GA102%2F06%2F0599" target="_blank" >GA102/06/0599: Methods of polymorphic digital circuit design</a><br>

  • Continuities

    P - Projekt vyzkumu a vyvoje financovany z verejnych zdroju (s odkazem do CEP)

Others

  • Publication year

    2006

  • Confidentiality

    S - Úplné a pravdivé údaje o projektu nepodléhají ochraně podle zvláštních právních předpisů

Data specific for result type

  • Article name in the collection

    2006 IEEE World Congress on Computational Intelligence

  • ISBN

    0-7803-9489-5

  • ISSN

  • e-ISSN

  • Number of pages

    8

  • Pages from-to

    9676-9683

  • Publisher name

    IEEE Computational Intelligence Society

  • Place of publication

    CA

  • Event location

    Vancouver

  • Event date

    Jul 16, 2006

  • Type of event by nationality

    WRD - Celosvětová akce

  • UT code for WoS article