Conceptual-level Embedded Systems Developement with FPGAs

Result code in IS VaVaI
<a href="https://www.isvavai.cz/riv?ss=detail&h=RIV%2F00216305%3A26230%2F07%3APU70848" target="_blank" >RIV/00216305:26230/07:PU70848 - isvavai.cz</a>
Result on the web
—
DOI - Digital Object Identifier
—

Result language
čeština
Original language name
Vývoj vestavěných systémů s FPGA na konceptuální úrovni
Original language description
Koncept vývoje vestavěných systémů, který v tomto článku chceme představit, je založen na propojení nástrojů pracujících s komponentami na konceptuální úrovni, a nástrojů, které zastřešují vývoj pro FPGA zařízení. Cílem je umožnit vývoj pro FPGA na konceptuální úrovni s využitím komponentního návrhu a událostmi řízeného programování. V praxi to znamená rozšířit stávající RAD nástroj Processor Expert o schopnost konvertovat návrh systému do podoby vstupních konfiguračních skriptů návrhu systému pro Xilinx EDK, resp. do podoby HDL souborů pro Xilinx ISE.
Czech name
Vývoj vestavěných systémů s FPGA na konceptuální úrovni
Czech description
Koncept vývoje vestavěných systémů, který v tomto článku chceme představit, je založen na propojení nástrojů pracujících s komponentami na konceptuální úrovni, a nástrojů, které zastřešují vývoj pro FPGA zařízení. Cílem je umožnit vývoj pro FPGA na konceptuální úrovni s využitím komponentního návrhu a událostmi řízeného programování. V praxi to znamená rozšířit stávající RAD nástroj Processor Expert o schopnost konvertovat návrh systému do podoby vstupních konfiguračních skriptů návrhu systému pro Xilinx EDK, resp. do podoby HDL souborů pro Xilinx ISE.

Project
<a href="/en/project/2C06008" target="_blank" >2C06008: Virtual Laboratory of Microprocessor Technology Application</a><br>
Continuities
P - Projekt vyzkumu a vyvoje financovany z verejnych zdroju (s odkazem do CEP)

Publication year
2007
Confidentiality
S - Úplné a pravdivé údaje o projektu nepodléhají ochraně podle zvláštních právních předpisů

Similar results(10)